Changed magic number from 0xE5 to I_VMMPC_POSTED
[akaros.git] / kern / arch / x86 / pci.c
1 /* Copyright (c) 2009, 2010 The Regents of the University of California
2  * See LICENSE for details.
3  *
4  * Barret Rhoden <brho@cs.berkeley.edu>
5  * Original by Paul Pearce <pearce@eecs.berkeley.edu> */
6
7 #include <arch/x86.h>
8 #include <arch/pci.h>
9 #include <trap.h>
10 #include <stdio.h>
11 #include <string.h>
12 #include <assert.h>
13 #include <kmalloc.h>
14 #include <mm.h>
15 #include <arch/pci_defs.h>
16 #include <ros/errno.h>
17
18 /* List of all discovered devices */
19 struct pcidev_stailq pci_devices = STAILQ_HEAD_INITIALIZER(pci_devices);
20
21 /* PCI accesses are two-stage PIO, which need to complete atomically */
22 spinlock_t pci_lock = SPINLOCK_INITIALIZER_IRQSAVE;
23
24 static char STD_PCI_DEV[] = "Standard PCI Device";
25 static char PCI2PCI[] = "PCI-to-PCI Bridge";
26 static char PCI2CARDBUS[] = "PCI-Cardbus Bridge";
27
28 /* Gets any old raw bar, with some catches based on type. */
29 static uint32_t pci_getbar(struct pci_device *pcidev, unsigned int bar)
30 {
31         uint8_t type;
32         if (bar >= MAX_PCI_BAR)
33                 panic("Nonexistant bar requested!");
34         type = pcidev_read8(pcidev, PCI_HEADER_REG);
35         type &= ~0x80;  /* drop the MF bit */
36         /* Only types 0 and 1 have BARS */
37         if ((type != 0x00) && (type != 0x01))
38                 return 0;
39         /* Only type 0 has BAR2 - BAR5 */
40         if ((bar > 1) && (type != 0x00))
41                 return 0;
42         return pcidev_read32(pcidev, PCI_BAR0_STD + bar * PCI_BAR_OFF);
43 }
44
45 /* Determines if a given bar is IO (o/w, it's mem) */
46 static bool pci_is_iobar(uint32_t bar)
47 {
48         return bar & PCI_BAR_IO;
49 }
50
51 static bool pci_is_membar32(uint32_t bar)
52 {
53         if (pci_is_iobar(bar))
54                 return FALSE;
55         return (bar & PCI_MEMBAR_TYPE) == PCI_MEMBAR_32BIT;
56 }
57
58 static bool pci_is_membar64(uint32_t bar)
59 {
60         if (pci_is_iobar(bar))
61                 return FALSE;
62         return (bar & PCI_MEMBAR_TYPE) == PCI_MEMBAR_64BIT;
63 }
64
65 /* Helper to get the address from a membar.  Check the type beforehand */
66 static uint32_t pci_getmembar32(uint32_t bar)
67 {
68         uint8_t type = bar & PCI_MEMBAR_TYPE;
69         if (type != PCI_MEMBAR_32BIT) {
70                 warn("Unhandled PCI membar type: %02p\n", type >> 1);
71                 return 0;
72         }
73         return bar & 0xfffffff0;
74 }
75
76 /* Helper to get the address from an IObar.  Check the type beforehand */
77 static uint32_t pci_getiobar32(uint32_t bar)
78 {
79         return bar & 0xfffffffc;
80 }
81
82 /* memory bars have a little dance you go through to detect what the size of the
83  * memory region is.  for 64 bit bars, i'm assuming you only need to do this to
84  * the lower part (no device will need > 4GB, right?).
85  *
86  * Hold the dev's lock, or o/w avoid sync issues. */
87 static uint32_t __pci_membar_get_sz(struct pci_device *pcidev, int bar)
88 {
89         /* save the old value, write all 1s, invert, add 1, restore.
90          * http://wiki.osdev.org/PCI for details. */
91         uint32_t bar_off = PCI_BAR0_STD + bar * PCI_BAR_OFF;
92         uint32_t old_val = pcidev_read32(pcidev, bar_off);
93         uint32_t retval;
94         pcidev_write32(pcidev, bar_off, 0xffffffff);
95         /* Don't forget to mask the lower 3 bits! */
96         retval = pcidev_read32(pcidev, bar_off) & PCI_BAR_MEM_MASK;
97         retval = ~retval + 1;
98         pcidev_write32(pcidev, bar_off, old_val);
99         return retval;
100 }
101
102 /* process the bars.  these will tell us what address space (PIO or memory) and
103  * where the base is.  fills results into pcidev.  i don't know if you can have
104  * multiple bars with conflicting/different regions (like two separate PIO
105  * ranges).  I'm assuming you don't, and will warn if we see one. */
106 static void __pci_handle_bars(struct pci_device *pcidev)
107 {
108         uint32_t bar_val;
109         int max_bars;
110         if (pcidev->header_type == STD_PCI_DEV)
111                 max_bars = MAX_PCI_BAR;
112         else if (pcidev->header_type == PCI2PCI)
113                 max_bars = 2;
114         else
115                 max_bars = 0;
116         /* TODO: consider aborting for classes 00, 05 (memory ctlr), 06 (bridge) */
117         for (int i = 0; i < max_bars; i++) {
118                 bar_val = pci_getbar(pcidev, i);
119                 pcidev->bar[i].raw_bar = bar_val;
120                 if (!bar_val)   /* (0 denotes no valid data) */
121                         continue;
122                 if (pci_is_iobar(bar_val)) {
123                         pcidev->bar[i].pio_base = pci_getiobar32(bar_val);
124                 } else {
125                         if (pci_is_membar32(bar_val)) {
126                                 pcidev->bar[i].mmio_base32 = bar_val & PCI_BAR_MEM_MASK;
127                                 pcidev->bar[i].mmio_sz = __pci_membar_get_sz(pcidev, i);
128                         } else if (pci_is_membar64(bar_val)) {
129                                 /* 64 bit, the lower 32 are in this bar, the upper
130                                  * are in the next bar */
131                                 pcidev->bar[i].mmio_base64 = bar_val & PCI_BAR_MEM_MASK;
132                                 assert(i < max_bars - 1);
133                                 bar_val = pci_getbar(pcidev, i + 1);    /* read next bar */
134                                 /* note we don't check for IO or memsize.  the entire next bar
135                                  * is supposed to be for the upper 32 bits. */
136                                 pcidev->bar[i].mmio_base64 |= (uint64_t)bar_val << 32;
137                                 pcidev->bar[i].mmio_sz = __pci_membar_get_sz(pcidev, i);
138                                 i++;
139                         }
140                 }
141                 /* this will track the maximum bar we've had.  it'll include the 64 bit
142                  * uppers, as well as devices that have only higher numbered bars. */
143                 pcidev->nr_bars = i + 1;
144         }
145 }
146
147 static void __pci_parse_caps(struct pci_device *pcidev)
148 {
149         uint32_t cap_off;       /* not sure if this can be extended from u8 */
150         uint8_t cap_id;
151         if (!(pcidev_read16(pcidev, PCI_STATUS_REG) & (1 << 4)))
152                 return;
153         switch (pcidev_read8(pcidev, PCI_HEADER_REG) & 0x7f) {
154                 case 0:                         /* etc */
155                 case 1:                         /* pci to pci bridge */
156                         cap_off = 0x34;
157                         break;
158                 case 2:                         /* cardbus bridge */
159                         cap_off = 0x14;
160                         break;
161                 default:
162                         return;
163         }
164         /* initial offset points to the addr of the first cap */
165         cap_off = pcidev_read8(pcidev, cap_off);
166         cap_off &= ~0x3;        /* osdev says the lower 2 bits are reserved */
167         while (cap_off) {
168                 cap_id = pcidev_read8(pcidev, cap_off);
169                 if (cap_id > PCI_CAP_ID_MAX) {
170                         printk("PCI %x:%x:%x had bad cap 0x%x\n", pcidev->bus, pcidev->dev,
171                                pcidev->func, cap_id);
172                         return;
173                 }
174                 pcidev->caps[cap_id] = cap_off;
175                 cap_off = pcidev_read8(pcidev, cap_off + 1);
176                 /* not sure if subsequent caps must be aligned or not */
177                 if (cap_off & 0x3)
178                         printk("PCI %x:%x:%x had unaligned cap offset 0x%x\n", pcidev->bus,
179                                pcidev->dev, pcidev->func, cap_off);
180         }
181 }
182
183 /* Scans the PCI bus.  Won't actually work for anything other than bus 0, til we
184  * sort out how to handle bridge devices. */
185 void pci_init(void)
186 {
187         uint32_t result = 0;
188         uint16_t dev_id, ven_id;
189         struct pci_device *pcidev;
190         int max_nr_func;
191         for (int i = 0; i < PCI_MAX_BUS - 1; i++) {     /* phantoms at 0xff */
192                 for (int j = 0; j < PCI_MAX_DEV; j++) {
193                         max_nr_func = 1;
194                         for (int k = 0; k < max_nr_func; k++) {
195                                 result = pci_read32(i, j, k, PCI_DEV_VEND_REG);
196                                 dev_id = result >> 16;
197                                 ven_id = result & 0xffff;
198                                 /* Skip invalid IDs (not a device) */
199                                 if (ven_id == INVALID_VENDOR_ID) 
200                                         break;  /* skip functions too, they won't exist */
201                                 pcidev = kzmalloc(sizeof(struct pci_device), 0);
202                                 /* we don't need to lock it til we post the pcidev to the list*/
203                                 spinlock_init_irqsave(&pcidev->lock);
204                                 pcidev->bus = i;
205                                 pcidev->dev = j;
206                                 pcidev->func = k;
207                                 snprintf(pcidev->name, sizeof(pcidev->name),
208                                          "%02x:%02x.%x", pcidev->bus,
209                                          pcidev->dev, pcidev->func);
210                                 pcidev->dev_id = dev_id;
211                                 pcidev->ven_id = ven_id;
212                                 /* Get the Class/subclass */
213                                 pcidev->class = pcidev_read8(pcidev, PCI_CLASS_REG);
214                                 pcidev->subclass = pcidev_read8(pcidev, PCI_SUBCLASS_REG);
215                                 pcidev->progif = pcidev_read8(pcidev, PCI_PROGIF_REG);
216                                 /* All device types (0, 1, 2) have the IRQ in the same place */
217                                 /* This is the PIC IRQ the device is wired to */
218                                 pcidev->irqline = pcidev_read8(pcidev, PCI_IRQLINE_STD);
219                                 /* This is the interrupt pin the device uses (INTA# - INTD#) */
220                                 pcidev->irqpin = pcidev_read8(pcidev, PCI_IRQPIN_STD);
221                                 /* bottom 7 bits are header type */
222                                 switch (pcidev_read8(pcidev, PCI_HEADER_REG) & 0x7c) {
223                                         case 0x00:
224                                                 pcidev->header_type = STD_PCI_DEV;
225                                                 break;
226                                         case 0x01:
227                                                 pcidev->header_type = PCI2PCI;
228                                                 break;
229                                         case 0x02:
230                                                 pcidev->header_type = PCI2CARDBUS;
231                                                 break;
232                                         default:
233                                                 pcidev->header_type = "Unknown Header Type";
234                                 }
235                                 __pci_handle_bars(pcidev);
236                                 __pci_parse_caps(pcidev);
237                                 /* we're the only writer at this point in the boot process */
238                                 STAILQ_INSERT_TAIL(&pci_devices, pcidev, all_dev);
239                                 #ifdef CONFIG_PCI_VERBOSE
240                                 pcidev_print_info(pcidev, 4);
241                                 #else
242                                 pcidev_print_info(pcidev, 0);
243                                 #endif /* CONFIG_PCI_VERBOSE */
244                                 /* Top bit determines if we have multiple functions on this
245                                  * device.  We can't just check for more functions, since
246                                  * non-multifunction devices exist that respond to different
247                                  * functions with the same underlying device (same bars etc).
248                                  * Note that this style allows for devices that only report
249                                  * multifunction in the first function's header. */
250                                 if (pcidev_read8(pcidev, PCI_HEADER_REG) & 0x80)
251                                         max_nr_func = PCI_MAX_FUNC;
252                         }
253                 }
254         }
255 }
256
257 uint32_t pci_config_addr(uint8_t bus, uint8_t dev, uint8_t func, uint32_t reg)
258 {
259         return (uint32_t)(((uint32_t)bus << 16) |
260                           ((uint32_t)dev << 11) |
261                           ((uint32_t)func << 8) |
262                           (reg & 0xfc) |
263                           ((reg & 0xf00) << 16) |       /* extended PCI CFG space... */
264                                           0x80000000);
265 }
266
267 /* Helper to read 32 bits from the config space of B:D:F.  'Offset' is how far
268  * into the config space we offset before reading, aka: where we are reading. */
269 uint32_t pci_read32(uint8_t bus, uint8_t dev, uint8_t func, uint32_t offset)
270 {
271         uint32_t ret;
272         spin_lock_irqsave(&pci_lock);
273         outl(PCI_CONFIG_ADDR, pci_config_addr(bus, dev, func, offset));
274         ret = inl(PCI_CONFIG_DATA);
275         spin_unlock_irqsave(&pci_lock);
276         return ret;
277 }
278
279 /* Same, but writes (doing 32bit at a time).  Never actually tested (not sure if
280  * PCI lets you write back). */
281 void pci_write32(uint8_t bus, uint8_t dev, uint8_t func, uint32_t offset,
282                  uint32_t value)
283 {
284         spin_lock_irqsave(&pci_lock);
285         outl(PCI_CONFIG_ADDR, pci_config_addr(bus, dev, func, offset));
286         outl(PCI_CONFIG_DATA, value);
287         spin_unlock_irqsave(&pci_lock);
288 }
289
290 uint16_t pci_read16(uint8_t bus, uint8_t dev, uint8_t func, uint32_t offset)
291 {
292         uint16_t ret;
293         spin_lock_irqsave(&pci_lock);
294         outl(PCI_CONFIG_ADDR, pci_config_addr(bus, dev, func, offset));
295         ret = inw(PCI_CONFIG_DATA + (offset & 2));
296         spin_unlock_irqsave(&pci_lock);
297         return ret;
298 }
299
300 void pci_write16(uint8_t bus, uint8_t dev, uint8_t func, uint32_t offset,
301                  uint16_t value)
302 {
303         spin_lock_irqsave(&pci_lock);
304         outl(PCI_CONFIG_ADDR, pci_config_addr(bus, dev, func, offset));
305         outw(PCI_CONFIG_DATA + (offset & 2), value);
306         spin_unlock_irqsave(&pci_lock);
307 }
308
309 uint8_t pci_read8(uint8_t bus, uint8_t dev, uint8_t func, uint32_t offset)
310 {
311         uint8_t ret;
312         spin_lock_irqsave(&pci_lock);
313         outl(PCI_CONFIG_ADDR, pci_config_addr(bus, dev, func, offset));
314         ret = inb(PCI_CONFIG_DATA + (offset & 3));
315         spin_unlock_irqsave(&pci_lock);
316         return ret;
317 }
318
319 void pci_write8(uint8_t bus, uint8_t dev, uint8_t func, uint32_t offset,
320                 uint8_t value)
321 {
322         spin_lock_irqsave(&pci_lock);
323         outl(PCI_CONFIG_ADDR, pci_config_addr(bus, dev, func, offset));
324         outb(PCI_CONFIG_DATA + (offset & 3), value);
325         spin_unlock_irqsave(&pci_lock);
326 }
327
328 uint32_t pcidev_read32(struct pci_device *pcidev, uint32_t offset)
329 {
330         return pci_read32(pcidev->bus, pcidev->dev, pcidev->func, offset);
331 }
332
333 void pcidev_write32(struct pci_device *pcidev, uint32_t offset, uint32_t value)
334 {
335         pci_write32(pcidev->bus, pcidev->dev, pcidev->func, offset, value);
336 }
337
338 uint16_t pcidev_read16(struct pci_device *pcidev, uint32_t offset)
339 {
340         return pci_read16(pcidev->bus, pcidev->dev, pcidev->func, offset);
341 }
342
343 void pcidev_write16(struct pci_device *pcidev, uint32_t offset, uint16_t value)
344 {
345         pci_write16(pcidev->bus, pcidev->dev, pcidev->func, offset, value);
346 }
347
348 uint8_t pcidev_read8(struct pci_device *pcidev, uint32_t offset)
349 {
350         return pci_read8(pcidev->bus, pcidev->dev, pcidev->func, offset);
351 }
352
353 void pcidev_write8(struct pci_device *pcidev, uint32_t offset, uint8_t value)
354 {
355         pci_write8(pcidev->bus, pcidev->dev, pcidev->func, offset, value);
356 }
357
358 /* Helper to get the class description strings.  Adapted from
359  * http://www.pcidatabase.com/reports.php?type=c-header */
360 static void pcidev_get_cldesc(struct pci_device *pcidev, char **class,
361                               char **subclass, char **progif)
362 {
363         int     i ;
364         *class = *subclass = *progif = "";
365
366         for (i = 0; i < PCI_CLASSCODETABLE_LEN; i++) {
367                 if (PciClassCodeTable[i].BaseClass == pcidev->class) {
368                         if (!(**class))
369                                 *class = PciClassCodeTable[i].BaseDesc;
370                         if (PciClassCodeTable[i].SubClass == pcidev->subclass) {
371                                 if (!(**subclass))
372                                         *subclass = PciClassCodeTable[i].SubDesc;
373                                 if (PciClassCodeTable[i].ProgIf == pcidev->progif) {
374                                         *progif = PciClassCodeTable[i].ProgDesc;
375                                         break ;
376                                 }
377                         }
378                 }
379         }
380 }
381
382 /* Helper to get the vendor and device description strings */
383 static void pcidev_get_devdesc(struct pci_device *pcidev, char **vend_short,
384                                char **vend_full, char **chip, char **chip_desc)
385 {
386         int     i ;
387         *vend_short = *vend_full = *chip = *chip_desc = "";
388
389         for (i = 0; i < PCI_VENTABLE_LEN; i++) {
390                 if (PciVenTable[i].VenId == pcidev->ven_id) {
391                         *vend_short = PciVenTable[i].VenShort;
392                         *vend_full = PciVenTable[i].VenFull;
393                         break ;
394                 }
395         }
396         for (i = 0; i < PCI_DEVTABLE_LEN; i++) {
397                 if ((PciDevTable[i].VenId == pcidev->ven_id) &&
398                    (PciDevTable[i].DevId == pcidev->dev_id)) {
399                         *chip = PciDevTable[i].Chip;
400                         *chip_desc = PciDevTable[i].ChipDesc;
401                         break ;
402                 }
403         }
404 }
405
406 /* Prints info (like lspci) for a device */
407 void pcidev_print_info(struct pci_device *pcidev, int verbosity)
408 {
409         char *ven_sht, *ven_fl, *chip, *chip_txt, *class, *subcl, *progif;
410         pcidev_get_cldesc(pcidev, &class, &subcl, &progif);
411         pcidev_get_devdesc(pcidev, &ven_sht, &ven_fl, &chip, &chip_txt);
412
413         printk("%02x:%02x.%x %s: %s %s %s: %s\n",
414                pcidev->bus,
415                pcidev->dev,
416                pcidev->func,
417                subcl,
418                ven_sht,
419                chip,
420                chip_txt,
421                    pcidev->header_type);
422         if (verbosity < 1)      /* whatever */
423                 return;
424         printk("\tIRQ: %02d IRQ pin: 0x%02x\n",
425                pcidev->irqline,
426                pcidev->irqpin);
427         printk("\tVendor Id: 0x%04x Device Id: 0x%04x\n",
428                pcidev->ven_id,
429                pcidev->dev_id);
430         printk("\t%s %s %s\n",
431                class,
432                progif,
433                ven_fl);
434         for (int i = 0; i < pcidev->nr_bars; i++) {
435                 if (pcidev->bar[i].raw_bar == 0)
436                         continue;
437                 printk("\tBAR %d: ", i);
438                 if (pci_is_iobar(pcidev->bar[i].raw_bar)) {
439                         assert(pcidev->bar[i].pio_base);
440                         printk("IO port 0x%04x\n", pcidev->bar[i].pio_base);
441                 } else {
442                         bool bar_is_64 = pci_is_membar64(pcidev->bar[i].raw_bar);
443                         printk("MMIO Base%s %p, MMIO Size %p\n",
444                                bar_is_64 ? "64" : "32",
445                                bar_is_64 ? pcidev->bar[i].mmio_base64 :
446                                            pcidev->bar[i].mmio_base32,
447                                pcidev->bar[i].mmio_sz);
448                         /* Takes up two bars */
449                         if (bar_is_64) {
450                                 assert(!pcidev->bar[i].mmio_base32);    /* double-check */
451                                 i++;
452                         }
453                 }
454         }
455         printk("\tCapabilities:");
456         for (int i = 0; i < PCI_CAP_ID_MAX + 1; i++) {
457                 if (pcidev->caps[i])
458                         printk(" 0x%02x", i);
459         }
460         printk("\n");
461 }
462
463 void pci_set_bus_master(struct pci_device *pcidev)
464 {
465         spin_lock_irqsave(&pcidev->lock);
466         pcidev_write16(pcidev, PCI_CMD_REG, pcidev_read16(pcidev, PCI_CMD_REG) |
467                                             PCI_CMD_BUS_MAS);
468         spin_unlock_irqsave(&pcidev->lock);
469 }
470
471 void pci_clr_bus_master(struct pci_device *pcidev)
472 {
473         uint16_t reg;
474         spin_lock_irqsave(&pcidev->lock);
475         reg = pcidev_read16(pcidev, PCI_CMD_REG);
476         reg &= ~PCI_CMD_BUS_MAS;
477         pcidev_write16(pcidev, PCI_CMD_REG, reg);
478         spin_unlock_irqsave(&pcidev->lock);
479 }
480
481 struct pci_device *pci_match_tbdf(int tbdf)
482 {
483         struct pci_device *search;
484         int bus, dev, func;
485         bus = BUSBNO(tbdf);
486         dev = BUSDNO(tbdf);
487         func = BUSFNO(tbdf);
488
489         STAILQ_FOREACH(search, &pci_devices, all_dev) {
490                 if ((search->bus == bus) &&
491                     (search->dev == dev) &&
492                     (search->func == func))
493                         return search;
494         }
495         return NULL;
496 }
497
498 /* Helper to get the membar value for BAR index bir */
499 uintptr_t pci_get_membar(struct pci_device *pcidev, int bir)
500 {
501         if (bir >= pcidev->nr_bars)
502                 return 0;
503         if (pcidev->bar[bir].mmio_base64) {
504                 assert(pci_is_membar64(pcidev->bar[bir].raw_bar));
505                 return pcidev->bar[bir].mmio_base64;
506         }
507         /* we can just return mmio_base32, even if it's 0.  but i'd like to do the
508          * assert too. */
509         if (pcidev->bar[bir].mmio_base32) {
510                 assert(pci_is_membar32(pcidev->bar[bir].raw_bar));
511                 return pcidev->bar[bir].mmio_base32;
512         }
513         return 0;
514 }
515
516 uintptr_t pci_get_iobar(struct pci_device *pcidev, int bir)
517 {
518         if (bir >= pcidev->nr_bars)
519                 return 0;
520         /* we can just return pio_base, even if it's 0.  but i'd like to do the
521          * assert too. */
522         if (pcidev->bar[bir].pio_base) {
523                 assert(pci_is_iobar(pcidev->bar[bir].raw_bar));
524                 return pcidev->bar[bir].pio_base;
525         }
526         return 0;
527 }
528
529 uint32_t pci_get_membar_sz(struct pci_device *pcidev, int bir)
530 {
531         if (bir >= pcidev->nr_bars)
532                 return 0;
533         return pcidev->bar[bir].mmio_sz;
534 }
535
536 uint16_t pci_get_vendor(struct pci_device *pcidev)
537 {
538         return pcidev->ven_id;
539 }
540
541 uint16_t pci_get_device(struct pci_device *pcidev)
542 {
543         return pcidev->dev_id;
544 }
545
546 uint16_t pci_get_subvendor(struct pci_device *pcidev)
547 {
548         uint8_t header_type = pcidev_read8(pcidev, PCI_HEADER_REG) & 0x7c;
549         switch (header_type) {
550                 case 0x00: /* STD_PCI_DEV */
551                         return pcidev_read16(pcidev, PCI_SUBSYSVEN_STD);
552                 case 0x01: /* PCI2PCI */
553                         return -1;
554                 case 0x02: /* PCI2CARDBUS */
555                         return pcidev_read16(pcidev, PCI_SUBVENID_CB);
556                 default:
557                         warn("Unknown Header Type, %d", header_type);
558         }
559         return -1;
560 }
561
562 uint16_t pci_get_subdevice(struct pci_device *pcidev)
563 {
564         uint8_t header_type = pcidev_read8(pcidev, PCI_HEADER_REG) & 0x7c;
565         switch (header_type) {
566                 case 0x00: /* STD_PCI_DEV */
567                         return pcidev_read16(pcidev, PCI_SUBSYSID_STD);
568                 case 0x01: /* PCI2PCI */
569                         return -1;
570                 case 0x02: /* PCI2CARDBUS */
571                         return pcidev_read16(pcidev, PCI_SUBDEVID_CB);
572                 default:
573                         warn("Unknown Header Type, %d", header_type);
574         }
575         return -1;
576 }
577
578 void pci_dump_config(struct pci_device *pcidev, size_t len)
579 {
580         if (len > 256)
581                 printk("FYI, printing more than 256 bytes of PCI space\n");
582         printk("PCI Config space for %02x:%02x:%02x\n---------------------\n",
583                pcidev->bus, pcidev->dev, pcidev->func);
584         for (int i = 0; i < len; i += 4)
585                 printk("0x%03x | %08x\n", i, pcidev_read32(pcidev, i));
586 }
587
588 int pci_find_cap(struct pci_device *pcidev, uint8_t cap_id, uint32_t *cap_reg)
589 {
590         if (cap_id > PCI_CAP_ID_MAX)
591                 return -EINVAL;
592         if (!pcidev->caps[cap_id])
593                 return -ENOENT;
594         /* The actual value at caps[id] is the offset in the PCI config space where
595          * that ID was stored.  That's needed for accessing the capability. */
596         if (cap_reg)
597                 *cap_reg = pcidev->caps[cap_id];
598         return 0;
599 }
600
601 unsigned int pci_to_tbdf(struct pci_device *pcidev)
602 {
603         return MKBUS(BusPCI, pcidev->bus, pcidev->dev, pcidev->func);
604 }
605
606 uintptr_t pci_map_membar(struct pci_device *dev, int bir)
607 {
608         uintptr_t paddr = pci_get_membar(dev, bir);
609         size_t sz = pci_get_membar_sz(dev, bir);
610         if (!paddr || !sz)
611                 return 0;
612         return vmap_pmem_nocache(paddr, sz);
613 }