x86: Uses rbx for the initial vcoreid (XCC)
[akaros.git] / kern / arch / x86 / pci.c
1 /* Copyright (c) 2009, 2010 The Regents of the University of California
2  * See LICENSE for details.
3  *
4  * Barret Rhoden <brho@cs.berkeley.edu>
5  * Original by Paul Pearce <pearce@eecs.berkeley.edu> */
6
7 #include <arch/x86.h>
8 #include <arch/pci.h>
9 #include <trap.h>
10 #include <stdio.h>
11 #include <string.h>
12 #include <assert.h>
13 #include <kmalloc.h>
14 #include <mm.h>
15 #include <arch/pci_defs.h>
16 #include <ros/errno.h>
17
18 /* List of all discovered devices */
19 struct pcidev_stailq pci_devices = STAILQ_HEAD_INITIALIZER(pci_devices);
20
21 /* PCI accesses are two-stage PIO, which need to complete atomically */
22 spinlock_t pci_lock = SPINLOCK_INITIALIZER_IRQSAVE;
23
24 static char STD_PCI_DEV[] = "Standard PCI Device";
25 static char PCI2PCI[] = "PCI-to-PCI Bridge";
26 static char PCI2CARDBUS[] = "PCI-Cardbus Bridge";
27
28 /* Gets any old raw bar, with some catches based on type. */
29 static uint32_t pci_getbar(struct pci_device *pcidev, unsigned int bar)
30 {
31         uint8_t type;
32         if (bar >= MAX_PCI_BAR)
33                 panic("Nonexistant bar requested!");
34         type = pcidev_read8(pcidev, PCI_HEADER_REG);
35         type &= ~0x80;  /* drop the MF bit */
36         /* Only types 0 and 1 have BARS */
37         if ((type != 0x00) && (type != 0x01))
38                 return 0;
39         /* Only type 0 has BAR2 - BAR5 */
40         if ((bar > 1) && (type != 0x00))
41                 return 0;
42         return pcidev_read32(pcidev, PCI_BAR0_STD + bar * PCI_BAR_OFF);
43 }
44
45 /* Determines if a given bar is IO (o/w, it's mem) */
46 static bool pci_is_iobar(uint32_t bar)
47 {
48         return bar & PCI_BAR_IO;
49 }
50
51 static bool pci_is_membar32(uint32_t bar)
52 {
53         if (pci_is_iobar(bar))
54                 return FALSE;
55         return (bar & PCI_MEMBAR_TYPE) == PCI_MEMBAR_32BIT;
56 }
57
58 static bool pci_is_membar64(uint32_t bar)
59 {
60         if (pci_is_iobar(bar))
61                 return FALSE;
62         return (bar & PCI_MEMBAR_TYPE) == PCI_MEMBAR_64BIT;
63 }
64
65 /* Helper to get the address from a membar.  Check the type beforehand */
66 static uint32_t pci_getmembar32(uint32_t bar)
67 {
68         uint8_t type = bar & PCI_MEMBAR_TYPE;
69         if (type != PCI_MEMBAR_32BIT) {
70                 warn("Unhandled PCI membar type: %02p\n", type >> 1);
71                 return 0;
72         }
73         return bar & 0xfffffff0;
74 }
75
76 /* Helper to get the address from an IObar.  Check the type beforehand */
77 static uint32_t pci_getiobar32(uint32_t bar)
78 {
79         return bar & 0xfffffffc;
80 }
81
82 /* memory bars have a little dance you go through to detect what the size of the
83  * memory region is.  for 64 bit bars, i'm assuming you only need to do this to
84  * the lower part (no device will need > 4GB, right?).
85  *
86  * Hold the dev's lock, or o/w avoid sync issues. */
87 static uint32_t __pci_membar_get_sz(struct pci_device *pcidev, int bar)
88 {
89         /* save the old value, write all 1s, invert, add 1, restore.
90          * http://wiki.osdev.org/PCI for details. */
91         uint32_t bar_off = PCI_BAR0_STD + bar * PCI_BAR_OFF;
92         uint32_t old_val = pcidev_read32(pcidev, bar_off);
93         uint32_t retval;
94         pcidev_write32(pcidev, bar_off, 0xffffffff);
95         /* Don't forget to mask the lower 3 bits! */
96         retval = pcidev_read32(pcidev, bar_off) & PCI_BAR_MEM_MASK;
97         retval = ~retval + 1;
98         pcidev_write32(pcidev, bar_off, old_val);
99         return retval;
100 }
101
102 /* process the bars.  these will tell us what address space (PIO or memory) and
103  * where the base is.  fills results into pcidev.  i don't know if you can have
104  * multiple bars with conflicting/different regions (like two separate PIO
105  * ranges).  I'm assuming you don't, and will warn if we see one. */
106 static void __pci_handle_bars(struct pci_device *pcidev)
107 {
108         uint32_t bar_val;
109         int max_bars;
110         if (pcidev->header_type == STD_PCI_DEV)
111                 max_bars = MAX_PCI_BAR;
112         else if (pcidev->header_type == PCI2PCI)
113                 max_bars = 2;
114         else
115                 max_bars = 0;
116         /* TODO: consider aborting for classes 00, 05 (memory ctlr), 06 (bridge) */
117         for (int i = 0; i < max_bars; i++) {
118                 bar_val = pci_getbar(pcidev, i);
119                 pcidev->bar[i].raw_bar = bar_val;
120                 if (!bar_val)   /* (0 denotes no valid data) */
121                         continue;
122                 if (pci_is_iobar(bar_val)) {
123                         pcidev->bar[i].pio_base = pci_getiobar32(bar_val);
124                 } else {
125                         if (pci_is_membar32(bar_val)) {
126                                 pcidev->bar[i].mmio_base32 = bar_val & PCI_BAR_MEM_MASK;
127                                 pcidev->bar[i].mmio_sz = __pci_membar_get_sz(pcidev, i);
128                         } else if (pci_is_membar64(bar_val)) {
129                                 /* 64 bit, the lower 32 are in this bar, the upper
130                                  * are in the next bar */
131                                 pcidev->bar[i].mmio_base64 = bar_val & PCI_BAR_MEM_MASK;
132                                 assert(i < max_bars - 1);
133                                 bar_val = pci_getbar(pcidev, i + 1);    /* read next bar */
134                                 /* note we don't check for IO or memsize.  the entire next bar
135                                  * is supposed to be for the upper 32 bits. */
136                                 pcidev->bar[i].mmio_base64 |= (uint64_t)bar_val << 32;
137                                 pcidev->bar[i].mmio_sz = __pci_membar_get_sz(pcidev, i);
138                                 i++;
139                         }
140                 }
141                 /* this will track the maximum bar we've had.  it'll include the 64 bit
142                  * uppers, as well as devices that have only higher numbered bars. */
143                 pcidev->nr_bars = i + 1;
144         }
145 }
146
147 static void __pci_parse_caps(struct pci_device *pcidev)
148 {
149         uint32_t cap_off;       /* not sure if this can be extended from u8 */
150         uint8_t cap_id;
151         if (!(pcidev_read16(pcidev, PCI_STATUS_REG) & (1 << 4)))
152                 return;
153         switch (pcidev_read8(pcidev, PCI_HEADER_REG) & 0x7f) {
154                 case 0:                         /* etc */
155                 case 1:                         /* pci to pci bridge */
156                         cap_off = 0x34;
157                         break;
158                 case 2:                         /* cardbus bridge */
159                         cap_off = 0x14;
160                         break;
161                 default:
162                         return;
163         }
164         /* initial offset points to the addr of the first cap */
165         cap_off = pcidev_read8(pcidev, cap_off);
166         cap_off &= ~0x3;        /* osdev says the lower 2 bits are reserved */
167         while (cap_off) {
168                 cap_id = pcidev_read8(pcidev, cap_off);
169                 if (cap_id > PCI_CAP_ID_MAX) {
170                         printk("PCI %x:%x:%x had bad cap 0x%x\n", pcidev->bus, pcidev->dev,
171                                pcidev->func, cap_id);
172                         return;
173                 }
174                 pcidev->caps[cap_id] = cap_off;
175                 cap_off = pcidev_read8(pcidev, cap_off + 1);
176                 /* not sure if subsequent caps must be aligned or not */
177                 if (cap_off & 0x3)
178                         printk("PCI %x:%x:%x had unaligned cap offset 0x%x\n", pcidev->bus,
179                                pcidev->dev, pcidev->func, cap_off);
180         }
181 }
182
183 /* Scans the PCI bus.  Won't actually work for anything other than bus 0, til we
184  * sort out how to handle bridge devices. */
185 void pci_init(void)
186 {
187         uint32_t result = 0;
188         uint16_t dev_id, ven_id;
189         struct pci_device *pcidev;
190         int max_nr_func;
191         for (int i = 0; i < PCI_MAX_BUS - 1; i++) {     /* phantoms at 0xff */
192                 for (int j = 0; j < PCI_MAX_DEV; j++) {
193                         max_nr_func = 1;
194                         for (int k = 0; k < max_nr_func; k++) {
195                                 result = pci_read32(i, j, k, PCI_DEV_VEND_REG);
196                                 dev_id = result >> 16;
197                                 ven_id = result & 0xffff;
198                                 /* Skip invalid IDs (not a device) */
199                                 if (ven_id == INVALID_VENDOR_ID) 
200                                         break;  /* skip functions too, they won't exist */
201                                 pcidev = kzmalloc(sizeof(struct pci_device), 0);
202                                 /* we don't need to lock it til we post the pcidev to the list*/
203                                 spinlock_init_irqsave(&pcidev->lock);
204                                 pcidev->bus = i;
205                                 pcidev->dev = j;
206                                 pcidev->func = k;
207                                 pcidev->dev_id = dev_id;
208                                 pcidev->ven_id = ven_id;
209                                 /* Get the Class/subclass */
210                                 pcidev->class = pcidev_read8(pcidev, PCI_CLASS_REG);
211                                 pcidev->subclass = pcidev_read8(pcidev, PCI_SUBCLASS_REG);
212                                 pcidev->progif = pcidev_read8(pcidev, PCI_PROGIF_REG);
213                                 /* All device types (0, 1, 2) have the IRQ in the same place */
214                                 /* This is the PIC IRQ the device is wired to */
215                                 pcidev->irqline = pcidev_read8(pcidev, PCI_IRQLINE_STD);
216                                 /* This is the interrupt pin the device uses (INTA# - INTD#) */
217                                 pcidev->irqpin = pcidev_read8(pcidev, PCI_IRQPIN_STD);
218                                 /* bottom 7 bits are header type */
219                                 switch (pcidev_read8(pcidev, PCI_HEADER_REG) & 0x7c) {
220                                         case 0x00:
221                                                 pcidev->header_type = STD_PCI_DEV;
222                                                 break;
223                                         case 0x01:
224                                                 pcidev->header_type = PCI2PCI;
225                                                 break;
226                                         case 0x02:
227                                                 pcidev->header_type = PCI2CARDBUS;
228                                                 break;
229                                         default:
230                                                 pcidev->header_type = "Unknown Header Type";
231                                 }
232                                 __pci_handle_bars(pcidev);
233                                 __pci_parse_caps(pcidev);
234                                 /* we're the only writer at this point in the boot process */
235                                 STAILQ_INSERT_TAIL(&pci_devices, pcidev, all_dev);
236                                 #ifdef CONFIG_PCI_VERBOSE
237                                 pcidev_print_info(pcidev, 4);
238                                 #else
239                                 pcidev_print_info(pcidev, 0);
240                                 #endif /* CONFIG_PCI_VERBOSE */
241                                 /* Top bit determines if we have multiple functions on this
242                                  * device.  We can't just check for more functions, since
243                                  * non-multifunction devices exist that respond to different
244                                  * functions with the same underlying device (same bars etc).
245                                  * Note that this style allows for devices that only report
246                                  * multifunction in the first function's header. */
247                                 if (pcidev_read8(pcidev, PCI_HEADER_REG) & 0x80)
248                                         max_nr_func = PCI_MAX_FUNC;
249                         }
250                 }
251         }
252 }
253
254 uint32_t pci_config_addr(uint8_t bus, uint8_t dev, uint8_t func, uint32_t reg)
255 {
256         return (uint32_t)(((uint32_t)bus << 16) |
257                           ((uint32_t)dev << 11) |
258                           ((uint32_t)func << 8) |
259                           (reg & 0xfc) |
260                           ((reg & 0xf00) << 16) |       /* extended PCI CFG space... */
261                                           0x80000000);
262 }
263
264 /* Helper to read 32 bits from the config space of B:D:F.  'Offset' is how far
265  * into the config space we offset before reading, aka: where we are reading. */
266 uint32_t pci_read32(uint8_t bus, uint8_t dev, uint8_t func, uint32_t offset)
267 {
268         uint32_t ret;
269         spin_lock_irqsave(&pci_lock);
270         outl(PCI_CONFIG_ADDR, pci_config_addr(bus, dev, func, offset));
271         ret = inl(PCI_CONFIG_DATA);
272         spin_unlock_irqsave(&pci_lock);
273         return ret;
274 }
275
276 /* Same, but writes (doing 32bit at a time).  Never actually tested (not sure if
277  * PCI lets you write back). */
278 void pci_write32(uint8_t bus, uint8_t dev, uint8_t func, uint32_t offset,
279                  uint32_t value)
280 {
281         spin_lock_irqsave(&pci_lock);
282         outl(PCI_CONFIG_ADDR, pci_config_addr(bus, dev, func, offset));
283         outl(PCI_CONFIG_DATA, value);
284         spin_unlock_irqsave(&pci_lock);
285 }
286
287 uint16_t pci_read16(uint8_t bus, uint8_t dev, uint8_t func, uint32_t offset)
288 {
289         uint16_t ret;
290         spin_lock_irqsave(&pci_lock);
291         outl(PCI_CONFIG_ADDR, pci_config_addr(bus, dev, func, offset));
292         ret = inw(PCI_CONFIG_DATA + (offset & 2));
293         spin_unlock_irqsave(&pci_lock);
294         return ret;
295 }
296
297 void pci_write16(uint8_t bus, uint8_t dev, uint8_t func, uint32_t offset,
298                  uint16_t value)
299 {
300         spin_lock_irqsave(&pci_lock);
301         outl(PCI_CONFIG_ADDR, pci_config_addr(bus, dev, func, offset));
302         outw(PCI_CONFIG_DATA + (offset & 2), value);
303         spin_unlock_irqsave(&pci_lock);
304 }
305
306 uint8_t pci_read8(uint8_t bus, uint8_t dev, uint8_t func, uint32_t offset)
307 {
308         uint8_t ret;
309         spin_lock_irqsave(&pci_lock);
310         outl(PCI_CONFIG_ADDR, pci_config_addr(bus, dev, func, offset));
311         ret = inb(PCI_CONFIG_DATA + (offset & 3));
312         spin_unlock_irqsave(&pci_lock);
313         return ret;
314 }
315
316 void pci_write8(uint8_t bus, uint8_t dev, uint8_t func, uint32_t offset,
317                 uint8_t value)
318 {
319         spin_lock_irqsave(&pci_lock);
320         outl(PCI_CONFIG_ADDR, pci_config_addr(bus, dev, func, offset));
321         outb(PCI_CONFIG_DATA + (offset & 3), value);
322         spin_unlock_irqsave(&pci_lock);
323 }
324
325 uint32_t pcidev_read32(struct pci_device *pcidev, uint32_t offset)
326 {
327         return pci_read32(pcidev->bus, pcidev->dev, pcidev->func, offset);
328 }
329
330 void pcidev_write32(struct pci_device *pcidev, uint32_t offset, uint32_t value)
331 {
332         pci_write32(pcidev->bus, pcidev->dev, pcidev->func, offset, value);
333 }
334
335 uint16_t pcidev_read16(struct pci_device *pcidev, uint32_t offset)
336 {
337         return pci_read16(pcidev->bus, pcidev->dev, pcidev->func, offset);
338 }
339
340 void pcidev_write16(struct pci_device *pcidev, uint32_t offset, uint16_t value)
341 {
342         pci_write16(pcidev->bus, pcidev->dev, pcidev->func, offset, value);
343 }
344
345 uint8_t pcidev_read8(struct pci_device *pcidev, uint32_t offset)
346 {
347         return pci_read8(pcidev->bus, pcidev->dev, pcidev->func, offset);
348 }
349
350 void pcidev_write8(struct pci_device *pcidev, uint32_t offset, uint8_t value)
351 {
352         pci_write8(pcidev->bus, pcidev->dev, pcidev->func, offset, value);
353 }
354
355 /* Helper to get the class description strings.  Adapted from
356  * http://www.pcidatabase.com/reports.php?type=c-header */
357 static void pcidev_get_cldesc(struct pci_device *pcidev, char **class,
358                               char **subclass, char **progif)
359 {
360         int     i ;
361         *class = *subclass = *progif = "";
362
363         for (i = 0; i < PCI_CLASSCODETABLE_LEN; i++) {
364                 if (PciClassCodeTable[i].BaseClass == pcidev->class) {
365                         if (!(**class))
366                                 *class = PciClassCodeTable[i].BaseDesc;
367                         if (PciClassCodeTable[i].SubClass == pcidev->subclass) {
368                                 if (!(**subclass))
369                                         *subclass = PciClassCodeTable[i].SubDesc;
370                                 if (PciClassCodeTable[i].ProgIf == pcidev->progif) {
371                                         *progif = PciClassCodeTable[i].ProgDesc;
372                                         break ;
373                                 }
374                         }
375                 }
376         }
377 }
378
379 /* Helper to get the vendor and device description strings */
380 static void pcidev_get_devdesc(struct pci_device *pcidev, char **vend_short,
381                                char **vend_full, char **chip, char **chip_desc)
382 {
383         int     i ;
384         *vend_short = *vend_full = *chip = *chip_desc = "";
385
386         for (i = 0; i < PCI_VENTABLE_LEN; i++) {
387                 if (PciVenTable[i].VenId == pcidev->ven_id) {
388                         *vend_short = PciVenTable[i].VenShort;
389                         *vend_full = PciVenTable[i].VenFull;
390                         break ;
391                 }
392         }
393         for (i = 0; i < PCI_DEVTABLE_LEN; i++) {
394                 if ((PciDevTable[i].VenId == pcidev->ven_id) &&
395                    (PciDevTable[i].DevId == pcidev->dev_id)) {
396                         *chip = PciDevTable[i].Chip;
397                         *chip_desc = PciDevTable[i].ChipDesc;
398                         break ;
399                 }
400         }
401 }
402
403 /* Prints info (like lspci) for a device */
404 void pcidev_print_info(struct pci_device *pcidev, int verbosity)
405 {
406         char *ven_sht, *ven_fl, *chip, *chip_txt, *class, *subcl, *progif;
407         pcidev_get_cldesc(pcidev, &class, &subcl, &progif);
408         pcidev_get_devdesc(pcidev, &ven_sht, &ven_fl, &chip, &chip_txt);
409
410         printk("%02x:%02x.%x %s: %s %s %s: %s\n",
411                pcidev->bus,
412                pcidev->dev,
413                pcidev->func,
414                subcl,
415                ven_sht,
416                chip,
417                chip_txt,
418                    pcidev->header_type);
419         if (verbosity < 1)      /* whatever */
420                 return;
421         printk("\tIRQ: %02d IRQ pin: 0x%02x\n",
422                pcidev->irqline,
423                pcidev->irqpin);
424         printk("\tVendor Id: 0x%04x Device Id: 0x%04x\n",
425                pcidev->ven_id,
426                pcidev->dev_id);
427         printk("\t%s %s %s\n",
428                class,
429                progif,
430                ven_fl);
431         for (int i = 0; i < pcidev->nr_bars; i++) {
432                 if (pcidev->bar[i].raw_bar == 0)
433                         continue;
434                 printk("\tBAR %d: ", i);
435                 if (pci_is_iobar(pcidev->bar[i].raw_bar)) {
436                         assert(pcidev->bar[i].pio_base);
437                         printk("IO port 0x%04x\n", pcidev->bar[i].pio_base);
438                 } else {
439                         bool bar_is_64 = pci_is_membar64(pcidev->bar[i].raw_bar);
440                         printk("MMIO Base%s %p, MMIO Size %p\n",
441                                bar_is_64 ? "64" : "32",
442                                bar_is_64 ? pcidev->bar[i].mmio_base64 :
443                                            pcidev->bar[i].mmio_base32,
444                                pcidev->bar[i].mmio_sz);
445                         /* Takes up two bars */
446                         if (bar_is_64) {
447                                 assert(!pcidev->bar[i].mmio_base32);    /* double-check */
448                                 i++;
449                         }
450                 }
451         }
452         printk("\tCapabilities:");
453         for (int i = 0; i < PCI_CAP_ID_MAX + 1; i++) {
454                 if (pcidev->caps[i])
455                         printk(" 0x%02x", i);
456         }
457         printk("\n");
458 }
459
460 void pci_set_bus_master(struct pci_device *pcidev)
461 {
462         spin_lock_irqsave(&pcidev->lock);
463         pcidev_write16(pcidev, PCI_CMD_REG, pcidev_read16(pcidev, PCI_CMD_REG) |
464                                             PCI_CMD_BUS_MAS);
465         spin_unlock_irqsave(&pcidev->lock);
466 }
467
468 void pci_clr_bus_master(struct pci_device *pcidev)
469 {
470         uint16_t reg;
471         spin_lock_irqsave(&pcidev->lock);
472         reg = pcidev_read16(pcidev, PCI_CMD_REG);
473         reg &= ~PCI_CMD_BUS_MAS;
474         pcidev_write16(pcidev, PCI_CMD_REG, reg);
475         spin_unlock_irqsave(&pcidev->lock);
476 }
477
478 struct pci_device *pci_match_tbdf(int tbdf)
479 {
480         struct pci_device *search;
481         int bus, dev, func;
482         bus = BUSBNO(tbdf);
483         dev = BUSDNO(tbdf);
484         func = BUSFNO(tbdf);
485
486         STAILQ_FOREACH(search, &pci_devices, all_dev) {
487                 if ((search->bus == bus) &&
488                     (search->dev == dev) &&
489                     (search->func == func))
490                         return search;
491         }
492         return NULL;
493 }
494
495 /* Helper to get the membar value for BAR index bir */
496 uintptr_t pci_get_membar(struct pci_device *pcidev, int bir)
497 {
498         if (bir >= pcidev->nr_bars)
499                 return 0;
500         if (pcidev->bar[bir].mmio_base64) {
501                 assert(pci_is_membar64(pcidev->bar[bir].raw_bar));
502                 return pcidev->bar[bir].mmio_base64;
503         }
504         /* we can just return mmio_base32, even if it's 0.  but i'd like to do the
505          * assert too. */
506         if (pcidev->bar[bir].mmio_base32) {
507                 assert(pci_is_membar32(pcidev->bar[bir].raw_bar));
508                 return pcidev->bar[bir].mmio_base32;
509         }
510         return 0;
511 }
512
513 uintptr_t pci_get_iobar(struct pci_device *pcidev, int bir)
514 {
515         if (bir >= pcidev->nr_bars)
516                 return 0;
517         /* we can just return pio_base, even if it's 0.  but i'd like to do the
518          * assert too. */
519         if (pcidev->bar[bir].pio_base) {
520                 assert(pci_is_iobar(pcidev->bar[bir].raw_bar));
521                 return pcidev->bar[bir].pio_base;
522         }
523         return 0;
524 }
525
526 uint32_t pci_get_membar_sz(struct pci_device *pcidev, int bir)
527 {
528         if (bir >= pcidev->nr_bars)
529                 return 0;
530         return pcidev->bar[bir].mmio_sz;
531 }
532
533 uint16_t pci_get_vendor(struct pci_device *pcidev)
534 {
535         return pcidev->ven_id;
536 }
537
538 uint16_t pci_get_device(struct pci_device *pcidev)
539 {
540         return pcidev->dev_id;
541 }
542
543 uint16_t pci_get_subvendor(struct pci_device *pcidev)
544 {
545         uint8_t header_type = pcidev_read8(pcidev, PCI_HEADER_REG) & 0x7c;
546         switch (header_type) {
547                 case 0x00: /* STD_PCI_DEV */
548                         return pcidev_read16(pcidev, PCI_SUBSYSVEN_STD);
549                 case 0x01: /* PCI2PCI */
550                         return -1;
551                 case 0x02: /* PCI2CARDBUS */
552                         return pcidev_read16(pcidev, PCI_SUBVENID_CB);
553                 default:
554                         warn("Unknown Header Type, %d", header_type);
555         }
556         return -1;
557 }
558
559 uint16_t pci_get_subdevice(struct pci_device *pcidev)
560 {
561         uint8_t header_type = pcidev_read8(pcidev, PCI_HEADER_REG) & 0x7c;
562         switch (header_type) {
563                 case 0x00: /* STD_PCI_DEV */
564                         return pcidev_read16(pcidev, PCI_SUBSYSID_STD);
565                 case 0x01: /* PCI2PCI */
566                         return -1;
567                 case 0x02: /* PCI2CARDBUS */
568                         return pcidev_read16(pcidev, PCI_SUBDEVID_CB);
569                 default:
570                         warn("Unknown Header Type, %d", header_type);
571         }
572         return -1;
573 }
574
575 void pci_dump_config(struct pci_device *pcidev, size_t len)
576 {
577         if (len > 256)
578                 printk("FYI, printing more than 256 bytes of PCI space\n");
579         printk("PCI Config space for %02x:%02x:%02x\n---------------------\n",
580                pcidev->bus, pcidev->dev, pcidev->func);
581         for (int i = 0; i < len; i += 4)
582                 printk("0x%03x | %08x\n", i, pcidev_read32(pcidev, i));
583 }
584
585 int pci_find_cap(struct pci_device *pcidev, uint8_t cap_id, uint32_t *cap_reg)
586 {
587         if (cap_id > PCI_CAP_ID_MAX)
588                 return -EINVAL;
589         if (!pcidev->caps[cap_id])
590                 return -ENOENT;
591         /* The actual value at caps[id] is the offset in the PCI config space where
592          * that ID was stored.  That's needed for accessing the capability. */
593         if (cap_reg)
594                 *cap_reg = pcidev->caps[cap_id];
595         return 0;
596 }
597
598 unsigned int pci_to_tbdf(struct pci_device *pcidev)
599 {
600         return MKBUS(BusPCI, pcidev->bus, pcidev->dev, pcidev->func);
601 }
602
603 uintptr_t pci_map_membar(struct pci_device *dev, int bir)
604 {
605         uintptr_t paddr = pci_get_membar(dev, bir);
606         size_t sz = pci_get_membar_sz(dev, bir);
607         if (!paddr || !sz)
608                 return 0;
609         return vmap_pmem_nocache(paddr, sz);
610 }