x86: MSI enabling and cleanup
[akaros.git] / kern / arch / x86 / ioapic.c
1 /* 
2  * This file is part of the UCB release of Plan 9. It is subject to the license
3  * terms in the LICENSE file found in the top-level directory of this
4  * distribution and at http://akaros.cs.berkeley.edu/files/Plan9License. No
5  * part of the UCB release of Plan 9, including this file, may be copied,
6  * modified, propagated, or distributed except according to the terms contained
7  * in the LICENSE file.
8  */
9
10 #include <vfs.h>
11 #include <kfs.h>
12 #include <slab.h>
13 #include <kmalloc.h>
14 #include <kref.h>
15 #include <string.h>
16 #include <stdio.h>
17 #include <assert.h>
18 #include <error.h>
19 #include <cpio.h>
20 #include <pmap.h>
21 #include <smp.h>
22 #include <ip.h>
23 #include <arch/io.h>
24 #include <acpi.h>
25 #include <trap.h>
26
27 /* Rbus chains, one for each device bus: each rbus matches a device to an rdt */
28 struct Rbus {
29         struct Rbus *next;
30         int devno;
31         struct Rdt *rdt;
32 };
33
34 /* Each rdt describes an ioapic input pin (intin, from the bus/device) */
35 struct Rdt {
36         struct apic *apic;
37         int intin;
38         uint32_t lo;                            /* matches the lo in the intin, incl Im */
39         uint32_t hi;                            /* matches the hi in the intin, incl routing */
40
41         int ref;                                        /* could map to multiple busses */
42         int enabled;                            /* times enabled */
43 };
44
45 enum {                                                  /* IOAPIC registers */
46         Ioregsel = 0x00,                        /* indirect register address */
47         Iowin = 0x10,   /* indirect register data */
48         Ioipa = 0x08,   /* IRQ Pin Assertion */
49         Ioeoi = 0x10,   /* EOI */
50
51         Ioapicid = 0x00,        /* Identification */
52         Ioapicver = 0x01,       /* Version */
53         Ioapicarb = 0x02,       /* Arbitration */
54         Ioabcfg = 0x03, /* Boot Coniguration */
55         Ioredtbl = 0x10,        /* Redirection Table */
56 };
57
58 static struct Rdt rdtarray[Nrdt];
59 static int nrdtarray;
60 static struct Rbus *rdtbus[Nbus];
61 /* reverse mapping of IDT vector to the RDT/IOAPIC entry triggering vector */
62 static struct Rdt *rdtvecno[IdtMAX + 1];
63
64 static spinlock_t idtnolock;
65 static int idtno = IdtIOAPIC;
66
67 struct apic xioapic[Napic];
68
69 static bool ioapic_exists(void)
70 {
71         /* not foolproof, if we called this before parsing */
72         for (int i = 0; i < Napic; i++)
73                 if (xioapic[i].useable)
74                         return TRUE;
75         return FALSE;
76 }
77
78 static void rtblget(struct apic *apic, int sel, uint32_t * hi, uint32_t * lo)
79 {
80         sel = Ioredtbl + 2 * sel;
81
82         write_mmreg32(apic->addr + Ioregsel, sel + 1);
83         *hi = read_mmreg32(apic->addr + Iowin);
84         write_mmreg32(apic->addr + Ioregsel, sel);
85         *lo = read_mmreg32(apic->addr + Iowin);
86 }
87
88 static void rtblput(struct apic *apic, int sel, uint32_t hi, uint32_t lo)
89 {
90         sel = Ioredtbl + 2 * sel;
91
92         write_mmreg32(apic->addr + Ioregsel, sel + 1);
93         write_mmreg32(apic->addr + Iowin, hi);
94         write_mmreg32(apic->addr + Ioregsel, sel);
95         write_mmreg32(apic->addr + Iowin, lo);
96 }
97
98 struct Rdt *rdtlookup(struct apic *apic, int intin)
99 {
100         int i;
101         struct Rdt *r;
102
103         for (i = 0; i < nrdtarray; i++) {
104                 r = rdtarray + i;
105                 if (apic == r->apic && intin == r->intin)
106                         return r;
107         }
108         return NULL;
109 }
110
111 struct Rdt *rbus_get_rdt(int busno, int devno)
112 {
113         struct Rbus *rbus;
114         for (rbus = rdtbus[busno]; rbus != NULL; rbus = rbus->next) {
115                 if (rbus->devno == devno)
116                         return rbus->rdt;
117         }
118         return 0;
119 }
120
121 /* builds RDT and Rbus entries, given the wiring of bus:dev to ioapicno:intin.
122  * - busno is the source bus
123  * - devno is the device number in the style of a PCI Interrupt Assignment
124  * Entry.  Which is the irq << 2 (check MP spec D.3).
125  * - ioapic is the ioapic the device is connected to
126  * - intin is the INTIN pin on the ioapic
127  * - lo is the lower part of the IOAPIC apic-message, which has the polarity and
128  * trigger mode flags. */
129 void ioapicintrinit(int busno, int ioapicno, int intin, int devno, int lo)
130 {
131         struct Rbus *rbus;
132         struct Rdt *rdt;
133         struct apic *ioapic;
134
135         if (busno >= Nbus || ioapicno >= Napic || nrdtarray >= Nrdt) {
136                 printk("Bad bus %d ioapic %d or nrdtarray %d too big\n", busno,
137                        ioapicno, nrdtarray);
138                 return;
139         }
140         ioapic = &xioapic[ioapicno];
141         if (!ioapic->useable || intin >= ioapic->nrdt) {
142                 printk("IOAPIC unusable (%d) or not enough nrdt (%d) for %d\n",
143                        ioapic->useable, ioapic->nrdt, intin);
144                 return;
145         }
146
147         rdt = rdtlookup(ioapic, intin);
148         if (rdt == NULL) {
149                 rdt = &rdtarray[nrdtarray++];
150                 rdt->apic = ioapic;
151                 rdt->intin = intin;
152                 rdt->lo = lo;
153                 rdt->hi = 0;
154         } else {
155                 /* Polarity/trigger check.  Stored lo also has the vector in 0xff */
156                 if (lo != (rdt->lo & ~0xff)) {
157                         printk("multiple irq botch bus %d %d/%d/%d lo %d vs %d\n",
158                                    busno, ioapicno, intin, devno, lo, rdt->lo);
159                         return;
160                 }
161         }
162         /* TODO: this shit is racy.  (refcnt, linked list addition) */
163         rdt->ref++;
164         rbus = kzmalloc(sizeof *rbus, 0);
165         rbus->rdt = rdt;
166         rbus->devno = devno;
167         rbus->next = rdtbus[busno];
168         rdtbus[busno] = rbus;
169 }
170
171 static int map_polarity[4] = {
172         -1, IPhigh, -1, IPlow
173 };
174
175 static int map_edge_level[4] = {
176         -1, TMedge, -1, TMlevel
177 };
178
179 static int acpi_irq2ioapic(int irq)
180 {
181         int ioapic_idx = 0;
182         struct apic *ioapic;
183         /* with acpi, the ioapics map a global interrupt space.  each covers a
184          * window of the space from [ibase, ibase + nrdt). */
185         for (ioapic = xioapic; ioapic < &xioapic[Napic]; ioapic++, ioapic_idx++) {
186                 /* addr check is just for sanity */
187                 if (!ioapic->useable || !ioapic->addr)
188                         continue;
189                 if ((ioapic->ibase <= irq) && (irq < ioapic->ibase + ioapic->nrdt))
190                         return ioapic_idx;
191         }
192         return -1;
193 }
194
195 /* Build an RDT route, like we would have had from the MP tables had they been
196  * parsed, via ACPI.
197  *
198  * This only really deals with the ISA IRQs and maybe PCI ones that happen to
199  * have an override.  FWIW, on qemu the PCI NIC shows up as an ACPI intovr.
200  *
201  * From Brendan http://f.osdev.org/viewtopic.php?f=1&t=25951:
202  *
203  *              Before parsing the MADT you should begin by assuming that redirection
204  *              entries 0 to 15 are used for ISA IRQs 0 to 15. The MADT's "Interrupt
205  *              Source Override Structures" will tell you when this initial/default
206  *              assumption is wrong. For example, the MADT might tell you that ISA IRQ 9
207  *              is connected to IO APIC 44 and is level triggered; and (in this case)
208  *              it'd be silly to assume that ISA IRQ 9 is also connected to IO APIC
209  *              input 9 just because IO APIC input 9 is not listed.
210  *
211  *              For PCI IRQs, the MADT tells you nothing and you can't assume anything
212  *              at all. Sadly, you have to interpret the ACPI AML to determine how PCI
213  *              IRQs are connected to IO APIC inputs (or find some other work-around;
214  *              like implementing a motherboard driver for each different motherboard,
215  *              or some complex auto-detection scheme, or just configure PCI devices to
216  *              use MSI instead). */
217 static int acpi_make_rdt(int tbdf, int irq, int busno, int devno)
218 {
219         struct Apicst *st;
220         uint32_t lo;
221         int pol, edge_level, ioapic_nr, gsi_irq;
222
223         for (st = apics->st; st != NULL; st = st->next) {
224                 if (st->type == ASintovr) {
225                         if (st->intovr.irq == irq)
226                                 break;
227                 }
228         }
229         if (st) {
230                 pol = map_polarity[st->intovr.flags & AFpmask];
231                 if (pol < 0) {
232                         printk("ACPI override had bad polarity\n");
233                         return -1;
234                 }
235                 edge_level = map_edge_level[(st->intovr.flags & AFlevel) >> 2];
236                 if (edge_level < 0) {
237                         printk("ACPI override had bad edge/level\n");
238                         return -1;
239                 }
240                 lo = pol | edge_level;
241                 gsi_irq = st->intovr.intr;
242         } else {
243                 if (BUSTYPE(tbdf) == BusISA) {
244                         lo = IPhigh | TMedge;
245                         gsi_irq = irq;
246                 } else {
247                         /* Need to query ACPI at some point to handle this */
248                         printk("Non-ISA IRQ %d not found in MADT", irq);
249                         if (BUSTYPE(tbdf) != BusPCI) {
250                                 printk(", aborting...\n");
251                                 return -1;
252                         }
253                         /* Going to just guess some values for PCI */
254                         printk(", guessing...\n");
255                         lo = IPlow | TMlevel;
256                         gsi_irq = irq;
257                 }
258         }
259         ioapic_nr = acpi_irq2ioapic(gsi_irq);
260         if (ioapic_nr < 0) {
261                 printk("Could not find an IOAPIC for global irq %d!\n", gsi_irq);
262                 return -1;
263         }
264         ioapicintrinit(busno, ioapic_nr, gsi_irq - xioapic[ioapic_nr].ibase,
265                        devno, lo);
266         return 0;
267 }
268
269 void ioapicinit(int id, int ibase, uintptr_t pa)
270 {
271         struct apic *apic;
272         static int base;
273
274         assert((IOAPIC_PBASE <= pa) && (pa + PGSIZE <= IOAPIC_PBASE + APIC_SIZE));
275         /*
276          * Mark the IOAPIC useable if it has a good ID
277          * and the registers can be mapped.
278          */
279         if (id >= Napic)
280                 return;
281
282         apic = &xioapic[id];
283         apic->addr = IOAPIC_BASE + (pa - IOAPIC_PBASE);
284         if (apic->useable)
285                 return;
286         apic->useable = 1;
287         apic->paddr = pa;
288
289         /*
290          * Initialise the I/O APIC.
291          * The MultiProcessor Specification says it is the
292          * responsibility of the O/S to set the APIC ID.
293          */
294         spin_lock(&apic->lock);
295         write_mmreg32(apic->addr + Ioregsel, Ioapicver);
296         apic->nrdt = ((read_mmreg32(apic->addr + Iowin) >> 16) & 0xff) + 1;
297         /* the ibase is the global system interrupt base, told to us by ACPI.  if
298          * it's -1, we're called from mpparse, and just guess/make up our own
299          * assignments. */
300         if (ibase != -1)
301                 apic->ibase = ibase;
302         else {
303                 apic->ibase = base;
304                 base += apic->nrdt;
305         }
306         write_mmreg32(apic->addr + Ioregsel, Ioapicid);
307         write_mmreg32(apic->addr + Iowin, id << 24);
308         spin_unlock(&apic->lock);
309         printk("IOAPIC initialized at %p\n", apic->addr);
310 }
311
312 char *ioapicdump(char *start, char *end)
313 {
314         int i, n;
315         struct Rbus *rbus;
316         struct Rdt *rdt;
317         struct apic *apic;
318         uint32_t hi, lo;
319
320         if (!2)
321                 return start;
322         for (i = 0; i < Napic; i++) {
323                 apic = &xioapic[i];
324                 if (!apic->useable || apic->addr == 0)
325                         continue;
326                 start = seprintf(start, end, "ioapic %d addr %p nrdt %d ibase %d\n",
327                                                  i, apic->addr, apic->nrdt, apic->ibase);
328                 for (n = 0; n < apic->nrdt; n++) {
329                         spin_lock(&apic->lock);
330                         rtblget(apic, n, &hi, &lo);
331                         spin_unlock(&apic->lock);
332                         start = seprintf(start, end, " rdt %2.2d %p %p\n", n, hi, lo);
333                 }
334         }
335         for (i = 0; i < Nbus; i++) {
336                 if ((rbus = rdtbus[i]) == NULL)
337                         continue;
338                 start = seprintf(start, end, "iointr bus %d:\n", i);
339                 for (; rbus != NULL; rbus = rbus->next) {
340                         rdt = rbus->rdt;
341                         start = seprintf(start, end,
342                                                          " apic %ld devno %p(%d %d) intin %d hi %p lo %p\n",
343                                                          rdt->apic - xioapic, rbus->devno, rbus->devno >> 2,
344                                                          rbus->devno & 0x03, rdt->intin, rdt->hi, rdt->lo);
345                 }
346         }
347         return start;
348 }
349
350 /* Zeros and masks every redirect entry in every IOAPIC */
351 void ioapiconline(void)
352 {
353         int i;
354         struct apic *apic;
355
356         for (apic = xioapic; apic < &xioapic[Napic]; apic++) {
357                 if (!apic->useable || !apic->addr)
358                         continue;
359                 for (i = 0; i < apic->nrdt; i++) {
360                         spin_lock(&apic->lock);
361                         rtblput(apic, i, 0, Im);
362                         spin_unlock(&apic->lock);
363                 }
364         }
365 }
366
367 int nextvec(void)
368 {
369         unsigned int vecno;
370
371         /* TODO: half-way decent integer service (vmem) */
372         spin_lock(&idtnolock);
373         vecno = idtno;
374         idtno = (idtno + 1) % IdtMAX;
375         if (idtno < IdtIOAPIC)
376                 idtno += IdtIOAPIC;
377         spin_unlock(&idtnolock);
378
379         return vecno;
380 }
381
382 static int msi_irq_enable(struct irq_handler *irq_h, struct pci_device *p)
383 {
384         unsigned int vno, lo, hi = 0;
385         uint64_t msivec;
386
387         vno = nextvec();
388
389         /* routing the IRQ to core 0 (hi = 0) in physical mode (Pm) */
390         lo = IPlow | TMedge | Pm | vno;
391
392         msivec = (uint64_t) hi << 32 | lo;
393         if (pci_msi_enable(p, msivec) == -1) {
394                 /* TODO: should free vno here */
395                 return -1;
396         }
397         p->msi_hi = hi;
398         p->msi_lo = lo;
399         irq_h->check_spurious = lapic_check_spurious;
400         irq_h->eoi = lapic_send_eoi;
401         irq_h->mask = msi_mask_irq;
402         irq_h->unmask = msi_unmask_irq;
403         irq_h->route_irq = msi_route_irq;
404         irq_h->type = "msi";
405         printd("msiirq: (%d,%d,%d): enabling %.16llp %s irq %d vno %d\n",
406                p->bus, p->dev, p->func, msivec,
407                    irq_h->name, irq_h->apic_vector, vno);
408         return vno;
409 }
410
411 static struct Rdt *ioapic_vector2rdt(int apic_vector)
412 {
413         struct Rdt *rdt;
414         if (apic_vector < IdtIOAPIC || apic_vector > MaxIdtIOAPIC) {
415                 printk("ioapic vector %d out of range", apic_vector);
416                 return 0;
417         }
418         /* Fortunately rdtvecno[vecno] is static once assigned. o/w, we'll need some
419          * global sync for the callers, both for lookup and keeping rdt valid. */
420         rdt = rdtvecno[apic_vector];
421         if (!rdt) {
422                 printk("vector %d has no RDT! (did you enable it?)", apic_vector);
423                 return 0;
424         }
425         return rdt;
426 }
427
428 /* Routes the IRQ to the os_coreid.  Will take effect immediately.  Route
429  * masking from rdt->lo will take effect. */
430 static int ioapic_route_irq(struct irq_handler *unused, int apic_vector,
431                             int os_coreid)
432 {
433         int hw_coreid;
434         struct Rdt *rdt = ioapic_vector2rdt(apic_vector);
435         if (!rdt)
436                 return -1;
437         if (os_coreid >= MAX_NUM_CPUS) {
438                 printk("os_coreid %d out of range!\n", os_coreid);
439                 return -1;
440         }
441         /* using the old akaros-style lapic id lookup */
442         hw_coreid = get_hw_coreid(os_coreid);
443         if (hw_coreid == -1) {
444                 printk("os_coreid %d not a valid hw core!", os_coreid);
445                 return -1;
446         }
447         spin_lock(&rdt->apic->lock);
448         /* this bit gets set in apicinit, only if we found it via MP or ACPI */
449         if (!xlapic[hw_coreid].useable) {
450                 printk("Can't route to uninitialized LAPIC %d!\n", hw_coreid);
451                 spin_unlock(&rdt->apic->lock);
452                 return -1;
453         }
454         rdt->hi = hw_coreid << 24;
455         rdt->lo |= Pm | MTf;
456         rtblput(rdt->apic, rdt->intin, rdt->hi, rdt->lo);
457         spin_unlock(&rdt->apic->lock);
458         return 0;
459 }
460
461 static void ioapic_mask_irq(struct irq_handler *unused, int apic_vector)
462 {
463         /* could store the rdt in the irq_h */
464         struct Rdt *rdt = ioapic_vector2rdt(apic_vector);
465         if (!rdt)
466                 return;
467         spin_lock(&rdt->apic->lock);
468         /* don't allow shared vectors to be masked.  whatever. */
469         if (rdt->enabled > 1) {
470                 spin_unlock(&rdt->apic->lock);
471                 return;
472         }
473         rdt->lo |= Im;
474         rtblput(rdt->apic, rdt->intin, rdt->hi, rdt->lo);
475         spin_unlock(&rdt->apic->lock);
476 }
477
478 static void ioapic_unmask_irq(struct irq_handler *unused, int apic_vector)
479 {
480         struct Rdt *rdt = ioapic_vector2rdt(apic_vector);
481         if (!rdt)
482                 return;
483         spin_lock(&rdt->apic->lock);
484         rdt->lo &= ~Im;
485         rtblput(rdt->apic, rdt->intin, rdt->hi, rdt->lo);
486         spin_unlock(&rdt->apic->lock);
487 }
488
489 /* Attempts to init a bus interrupt, initializes irq_h, and returns the IDT
490  * vector to use (-1 on error).  If routable, the IRQ will route to core 0.  The
491  * IRQ will be masked, if possible.  Call irq_h->unmask() when you're ready.
492  *
493  * This will determine the type of bus the device is on (LAPIC, IOAPIC, PIC,
494  * etc), and set the appropriate fields in isr_h.  If applicable, it'll also
495  * allocate an IDT vector, such as for an IOAPIC, and route the IOAPIC entries
496  * appropriately.
497  *
498  * Callers init irq_h->dev_irq and ->tbdf.  tbdf encodes the bus type and the
499  * classic PCI bus:dev:func.
500  *
501  * In plan9, this was ioapicintrenable(), which also unmasked.  We don't have a
502  * deinit/disable method that would tear down the route yet.  All the plan9 one
503  * did was dec enabled and mask the entry. */
504 int bus_irq_setup(struct irq_handler *irq_h)
505 {
506         struct Rbus *rbus;
507         struct Rdt *rdt;
508         int busno, devno, vecno;
509         struct pci_device *pcidev;
510
511         if (!ioapic_exists()) {
512                 switch (BUSTYPE(irq_h->tbdf)) {
513                         case BusLAPIC:
514                         case BusIPI:
515                                 break;
516                         default:
517                                 irq_h->check_spurious = pic_check_spurious;
518                                 irq_h->eoi = pic_send_eoi;
519                                 irq_h->mask = pic_mask_irq;
520                                 irq_h->unmask = pic_unmask_irq;
521                                 irq_h->route_irq = 0;
522                                 irq_h->type = "pic";
523                                 /* PIC devices have vector = irq + 32 */
524                                 return irq_h->dev_irq + IdtPIC;
525                 }
526         }
527         switch (BUSTYPE(irq_h->tbdf)) {
528                 case BusLAPIC:
529                         /* nxm used to set the initial 'isr' method (i think equiv to our
530                          * check_spurious) to apiceoi for non-spurious lapic vectors.  in
531                          * effect, i think they were sending the EOI early, and their eoi
532                          * method was 0.  we're not doing that (unless we have to). */
533                         irq_h->check_spurious = lapic_check_spurious;
534                         irq_h->eoi = lapic_send_eoi;
535                         irq_h->mask = lapic_mask_irq;
536                         irq_h->unmask = lapic_unmask_irq;
537                         irq_h->route_irq = 0;
538                         irq_h->type = "lapic";
539                         /* For the LAPIC, irq == vector */
540                         return irq_h->dev_irq;
541                 case BusIPI:
542                         /* similar to LAPIC, but we don't actually have LVT entries */
543                         irq_h->check_spurious = lapic_check_spurious;
544                         irq_h->eoi = lapic_send_eoi;
545                         irq_h->mask = 0;
546                         irq_h->unmask = 0;
547                         irq_h->route_irq = 0;
548                         irq_h->type = "IPI";
549                         return irq_h->dev_irq;
550                 case BusISA:
551                         if (mpisabusno == -1)
552                                 panic("No ISA bus allocated");
553                         busno = mpisabusno;
554                         /* need to track the irq in devno in PCI interrupt assignment entry
555                          * format (see mp.c or MP spec D.3). */
556                         devno = irq_h->dev_irq << 2;
557                         break;
558                 case BusPCI:
559                         pcidev = pci_match_tbdf(irq_h->tbdf);
560                         if (!pcidev) {
561                                 printk("No PCI dev for tbdf %p!", irq_h->tbdf);
562                                 return -1;
563                         }
564                         irq_h->dev_private = pcidev;
565                         if ((vecno = msi_irq_enable(irq_h, pcidev)) != -1)
566                                 return vecno;
567                         /* in case we turned it half-on */;
568                         msi_mask_irq(irq_h, 0 /* unused */);
569                         busno = BUSBNO(irq_h->tbdf);
570                         assert(busno == pcidev->bus);
571                         devno = pcidev_read8(pcidev, PciINTP);
572
573                         /* this might not be a big deal - some PCI devices have no INTP.  if
574                          * so, change our devno - 1 below. */
575                         if (devno == 0)
576                                 panic("no INTP for tbdf %p", irq_h->tbdf);
577                         /* remember, devno is the device shifted with irq pin in bits 0-1.
578                          * we subtract 1, since the PCI intp maps 1 -> INTA, 2 -> INTB, etc,
579                          * and the MP spec uses 0 -> INTA, 1 -> INTB, etc. */
580                         devno = BUSDNO(irq_h->tbdf) << 2 | (devno - 1);
581                         break;
582                 default:
583                         panic("Unknown bus type, TBDF %p", irq_h->tbdf);
584         }
585         /* busno and devno are set, regardless of the bustype, enough to find rdt.
586          * these may differ from the values in tbdf. */
587         rdt = rbus_get_rdt(busno, devno);
588         if (!rdt) {
589                 /* second chance.  if we didn't find the item the first time, then (if
590                  * it exists at all), it wasn't in the MP tables (or we had no tables).
591                  * So maybe we can figure it out via ACPI. */
592                 acpi_make_rdt(irq_h->tbdf, irq_h->dev_irq, busno, devno);
593                 rdt = rbus_get_rdt(busno, devno);
594         }
595         if (!rdt) {
596                 printk("Unable to build IOAPIC route for irq %d\n", irq_h->dev_irq);
597                 return -1;
598         }
599         /*
600          * what to do about devices that intrenable/intrdisable frequently?
601          * 1) there is no ioapicdisable yet;
602          * 2) it would be good to reuse freed vectors.
603          * Oh bugger.
604          * brho: plus the diff btw mask/unmask and enable/disable is unclear
605          */
606         /*
607          * This is a low-frequency event so just lock
608          * the whole IOAPIC to initialise the RDT entry
609          * rather than putting a Lock in each entry.
610          */
611         spin_lock(&rdt->apic->lock);
612         /* if a destination has already been picked, we store it in the lo.  this
613          * stays around regardless of enabled/disabled, since we don't reap vectors
614          * yet.  nor do we really mess with enabled... */
615         if ((rdt->lo & 0xff) == 0) {
616                 vecno = nextvec();
617                 rdt->lo |= vecno;
618                 rdtvecno[vecno] = rdt;
619         } else {
620                 printd("%p: mutiple irq bus %d dev %d\n", irq_h->tbdf, busno, devno);
621         }
622         rdt->enabled++;
623         rdt->hi = 0;                    /* route to 0 by default */
624         rdt->lo |= Pm | MTf;
625         rtblput(rdt->apic, rdt->intin, rdt->hi, rdt->lo);
626         vecno = rdt->lo & 0xff;
627         spin_unlock(&rdt->apic->lock);
628
629         irq_h->check_spurious = lapic_check_spurious;
630         irq_h->eoi = lapic_send_eoi;
631         irq_h->mask = ioapic_mask_irq;
632         irq_h->unmask = ioapic_unmask_irq;
633         irq_h->route_irq = ioapic_route_irq;
634         irq_h->type = "ioapic";
635
636         return vecno;
637 }