Bring in msi support
[akaros.git] / kern / arch / x86 / ioapic.c
1 /* 
2  * This file is part of the UCB release of Plan 9. It is subject to the license
3  * terms in the LICENSE file found in the top-level directory of this
4  * distribution and at http://akaros.cs.berkeley.edu/files/Plan9License. No
5  * part of the UCB release of Plan 9, including this file, may be copied,
6  * modified, propagated, or distributed except according to the terms contained
7  * in the LICENSE file.
8  */
9
10 #include <vfs.h>
11 #include <kfs.h>
12 #include <slab.h>
13 #include <kmalloc.h>
14 #include <kref.h>
15 #include <string.h>
16 #include <stdio.h>
17 #include <assert.h>
18 #include <error.h>
19 #include <cpio.h>
20 #include <pmap.h>
21 #include <smp.h>
22 #include <ip.h>
23 #include <arch/io.h>
24 #include <acpi.h>
25 #include <trap.h>
26
27 /* Rbus chains, one for each device bus: each rbus matches a device to an rdt */
28 struct Rbus {
29         struct Rbus *next;
30         int devno;
31         struct Rdt *rdt;
32 };
33
34 /* Each rdt describes an ioapic input pin (intin, from the bus/device) */
35 struct Rdt {
36         struct apic *apic;
37         int intin;
38         uint32_t lo;                            /* matches the lo in the intin, incl Im */
39         uint32_t hi;                            /* matches the hi in the intin, incl routing */
40
41         int ref;                                        /* could map to multiple busses */
42         int enabled;                            /* times enabled */
43 };
44
45 enum {                                                  /* IOAPIC registers */
46         Ioregsel = 0x00,                        /* indirect register address */
47         Iowin = 0x10,   /* indirect register data */
48         Ioipa = 0x08,   /* IRQ Pin Assertion */
49         Ioeoi = 0x10,   /* EOI */
50
51         Ioapicid = 0x00,        /* Identification */
52         Ioapicver = 0x01,       /* Version */
53         Ioapicarb = 0x02,       /* Arbitration */
54         Ioabcfg = 0x03, /* Boot Coniguration */
55         Ioredtbl = 0x10,        /* Redirection Table */
56 };
57
58 static struct Rdt rdtarray[Nrdt];
59 static int nrdtarray;
60 static struct Rbus *rdtbus[Nbus];
61 /* reverse mapping of IDT vector to the RDT/IOAPIC entry triggering vector */
62 static struct Rdt *rdtvecno[IdtMAX + 1];
63
64 static spinlock_t idtnolock;
65 static int idtno = IdtIOAPIC;
66
67 struct apic xioapic[Napic];
68 int pcimsimask(struct pci_device *p, int mask);
69
70 static bool ioapic_exists(void)
71 {
72         /* not foolproof, if we called this before parsing */
73         return xioapic[0].useable ? TRUE : FALSE;
74 }
75
76 static void rtblget(struct apic *apic, int sel, uint32_t * hi, uint32_t * lo)
77 {
78         sel = Ioredtbl + 2 * sel;
79
80         write_mmreg32(apic->addr + Ioregsel, sel + 1);
81         *hi = read_mmreg32(apic->addr + Iowin);
82         write_mmreg32(apic->addr + Ioregsel, sel);
83         *lo = read_mmreg32(apic->addr + Iowin);
84 }
85
86 static void rtblput(struct apic *apic, int sel, uint32_t hi, uint32_t lo)
87 {
88         sel = Ioredtbl + 2 * sel;
89
90         write_mmreg32(apic->addr + Ioregsel, sel + 1);
91         write_mmreg32(apic->addr + Iowin, hi);
92         write_mmreg32(apic->addr + Ioregsel, sel);
93         write_mmreg32(apic->addr + Iowin, lo);
94 }
95
96 struct Rdt *rdtlookup(struct apic *apic, int intin)
97 {
98         int i;
99         struct Rdt *r;
100
101         for (i = 0; i < nrdtarray; i++) {
102                 r = rdtarray + i;
103                 if (apic == r->apic && intin == r->intin)
104                         return r;
105         }
106         return NULL;
107 }
108
109 struct Rdt *rbus_get_rdt(int busno, int devno)
110 {
111         struct Rbus *rbus;
112         for (rbus = rdtbus[busno]; rbus != NULL; rbus = rbus->next) {
113                 if (rbus->devno == devno)
114                         return rbus->rdt;
115         }
116         return 0;
117 }
118
119 /* builds RDT and Rbus entries, given the wiring of bus:dev to ioapicno:intin.
120  * - busno is the source bus
121  * - devno is the device number in the style of a PCI Interrupt Assignment
122  * Entry.  Which is the irq << 2 (check MP spec D.3).
123  * - ioapic is the ioapic the device is connected to
124  * - intin is the INTIN pin on the ioapic
125  * - lo is the lower part of the IOAPIC apic-message, which has the polarity and
126  * trigger mode flags. */
127 void ioapicintrinit(int busno, int ioapicno, int intin, int devno, int lo)
128 {
129         struct Rbus *rbus;
130         struct Rdt *rdt;
131         struct apic *ioapic;
132
133         if (busno >= Nbus || ioapicno >= Napic || nrdtarray >= Nrdt) {
134                 printk("Bad bus %d ioapic %d or nrdtarray %d too big\n", busno,
135                        ioapicno, nrdtarray);
136                 return;
137         }
138         ioapic = &xioapic[ioapicno];
139         if (!ioapic->useable || intin >= ioapic->nrdt) {
140                 printk("IOAPIC unusable (%d) or not enough nrdt (%d) for %d\n",
141                        ioapic->useable, ioapic->nrdt, intin);
142                 return;
143         }
144
145         rdt = rdtlookup(ioapic, intin);
146         if (rdt == NULL) {
147                 rdt = &rdtarray[nrdtarray++];
148                 rdt->apic = ioapic;
149                 rdt->intin = intin;
150                 rdt->lo = lo;
151                 rdt->hi = 0;
152         } else {
153                 if (lo != rdt->lo) {
154                         printk("multiple irq botch bus %d %d/%d/%d lo %d vs %d\n",
155                                    busno, ioapicno, intin, devno, lo, rdt->lo);
156                         return;
157                 }
158         }
159         rdt->ref++;
160         rbus = kzmalloc(sizeof *rbus, 0);
161         rbus->rdt = rdt;
162         rbus->devno = devno;
163         rbus->next = rdtbus[busno];
164         rdtbus[busno] = rbus;
165 }
166
167 static int map_polarity[4] = {
168         -1, IPhigh, -1, IPlow
169 };
170
171 static int map_edge_level[4] = {
172         -1, TMedge, -1, TMlevel
173 };
174
175 static int acpi_irq2ioapic(int irq)
176 {
177         int ioapic_idx = 0;
178         struct apic *ioapic;
179         /* with acpi, the ioapics map a global interrupt space.  each covers a
180          * window of the space from [ibase, ibase + nrdt). */
181         for (ioapic = xioapic; ioapic < &xioapic[Napic]; ioapic++, ioapic_idx++) {
182                 /* addr check is just for sanity */
183                 if (!ioapic->useable || !ioapic->addr)
184                         continue;
185                 if ((ioapic->ibase <= irq) && (irq < ioapic->ibase + ioapic->nrdt))
186                         return ioapic_idx;
187         }
188         return -1;
189 }
190
191 /* Build an RDT route, like we would have had from the MP tables had they been
192  * parsed, via ACPI.
193  *
194  * This only really deals with the ISA IRQs and maybe PCI ones that happen to
195  * have an override.  FWIW, on qemu the PCI NIC shows up as an ACPI intovr.
196  *
197  * From Brendan http://f.osdev.org/viewtopic.php?f=1&t=25951:
198  *
199  *              Before parsing the MADT you should begin by assuming that redirection
200  *              entries 0 to 15 are used for ISA IRQs 0 to 15. The MADT's "Interrupt
201  *              Source Override Structures" will tell you when this initial/default
202  *              assumption is wrong. For example, the MADT might tell you that ISA IRQ 9
203  *              is connected to IO APIC 44 and is level triggered; and (in this case)
204  *              it'd be silly to assume that ISA IRQ 9 is also connected to IO APIC
205  *              input 9 just because IO APIC input 9 is not listed.
206  *
207  *              For PCI IRQs, the MADT tells you nothing and you can't assume anything
208  *              at all. Sadly, you have to interpret the ACPI AML to determine how PCI
209  *              IRQs are connected to IO APIC inputs (or find some other work-around;
210  *              like implementing a motherboard driver for each different motherboard,
211  *              or some complex auto-detection scheme, or just configure PCI devices to
212  *              use MSI instead). */
213 static int acpi_make_rdt(int tbdf, int irq, int busno, int devno)
214 {
215         struct Apicst *st;
216         uint32_t lo;
217         int pol, edge_level, ioapic_nr, gsi_irq;
218
219         for (st = apics->st; st != NULL; st = st->next) {
220                 if (st->type == ASintovr) {
221                         if (st->intovr.irq == irq)
222                                 break;
223                 }
224         }
225         if (st) {
226                 pol = map_polarity[st->intovr.flags & AFpmask];
227                 if (pol < 0) {
228                         printk("ACPI override had bad polarity\n");
229                         return -1;
230                 }
231                 edge_level = map_edge_level[(st->intovr.flags & AFlevel) >> 2];
232                 if (edge_level < 0) {
233                         printk("ACPI override had bad edge/level\n");
234                         return -1;
235                 }
236                 lo = pol | edge_level;
237                 gsi_irq = st->intovr.intr;
238         } else {
239                 if (BUSTYPE(tbdf) == BusISA) {
240                         lo = IPhigh | TMedge;
241                         gsi_irq = irq;
242                 } else {
243                         /* Need to query ACPI at some point to handle this */
244                         printk("Non-ISA IRQ %d not found in MADT", irq);
245                         if (BUSTYPE(tbdf) != BusPCI) {
246                                 printk(", aborting...\n");
247                                 return -1;
248                         }
249                         /* Going to just guess some values for PCI */
250                         printk(", guessing...\n");
251                         lo = IPlow | TMlevel;
252                         gsi_irq = irq;
253                 }
254         }
255         ioapic_nr = acpi_irq2ioapic(gsi_irq);
256         if (ioapic_nr < 0) {
257                 printk("Could not find an IOAPIC for global irq %d!\n", gsi_irq);
258                 return -1;
259         }
260         ioapicintrinit(busno, ioapic_nr, gsi_irq - xioapic[ioapic_nr].ibase,
261                        devno, lo);
262         return 0;
263 }
264
265 void ioapicinit(int id, int ibase, uintptr_t pa)
266 {
267         struct apic *apic;
268         static int base;
269
270         assert((IOAPIC_PBASE <= pa) && (pa + PGSIZE <= IOAPIC_PBASE + APIC_SIZE));
271         /*
272          * Mark the IOAPIC useable if it has a good ID
273          * and the registers can be mapped.
274          */
275         if (id >= Napic)
276                 return;
277
278         apic = &xioapic[id];
279         apic->addr = IOAPIC_BASE + (pa - IOAPIC_PBASE);
280         if (apic->useable)
281                 return;
282         apic->useable = 1;
283         apic->paddr = pa;
284
285         /*
286          * Initialise the I/O APIC.
287          * The MultiProcessor Specification says it is the
288          * responsibility of the O/S to set the APIC ID.
289          */
290         spin_lock(&apic->lock);
291         write_mmreg32(apic->addr + Ioregsel, Ioapicver);
292         apic->nrdt = ((read_mmreg32(apic->addr + Iowin) >> 16) & 0xff) + 1;
293         /* the ibase is the global system interrupt base, told to us by ACPI.  if
294          * it's -1, we're called from mpparse, and just guess/make up our own
295          * assignments. */
296         if (ibase != -1)
297                 apic->ibase = ibase;
298         else {
299                 apic->ibase = base;
300                 base += apic->nrdt;
301         }
302         write_mmreg32(apic->addr + Ioregsel, Ioapicid);
303         write_mmreg32(apic->addr + Iowin, id << 24);
304         spin_unlock(&apic->lock);
305         printk("IOAPIC initialized at %p\n", apic->addr);
306 }
307
308 char *ioapicdump(char *start, char *end)
309 {
310         int i, n;
311         struct Rbus *rbus;
312         struct Rdt *rdt;
313         struct apic *apic;
314         uint32_t hi, lo;
315
316         if (!2)
317                 return start;
318         for (i = 0; i < Napic; i++) {
319                 apic = &xioapic[i];
320                 if (!apic->useable || apic->addr == 0)
321                         continue;
322                 start = seprintf(start, end, "ioapic %d addr %p nrdt %d ibase %d\n",
323                                                  i, apic->addr, apic->nrdt, apic->ibase);
324                 for (n = 0; n < apic->nrdt; n++) {
325                         spin_lock(&apic->lock);
326                         rtblget(apic, n, &hi, &lo);
327                         spin_unlock(&apic->lock);
328                         start = seprintf(start, end, " rdt %2.2d %p %p\n", n, hi, lo);
329                 }
330         }
331         for (i = 0; i < Nbus; i++) {
332                 if ((rbus = rdtbus[i]) == NULL)
333                         continue;
334                 start = seprintf(start, end, "iointr bus %d:\n", i);
335                 for (; rbus != NULL; rbus = rbus->next) {
336                         rdt = rbus->rdt;
337                         start = seprintf(start, end,
338                                                          " apic %ld devno %p(%d %d) intin %d hi %p lo %p\n",
339                                                          rdt->apic - xioapic, rbus->devno, rbus->devno >> 2,
340                                                          rbus->devno & 0x03, rdt->intin, rdt->hi, rdt->lo);
341                 }
342         }
343         return start;
344 }
345
346 /* Zeros and masks every redirect entry in every IOAPIC */
347 void ioapiconline(void)
348 {
349         int i;
350         struct apic *apic;
351
352         for (apic = xioapic; apic < &xioapic[Napic]; apic++) {
353                 if (!apic->useable || !apic->addr)
354                         continue;
355                 for (i = 0; i < apic->nrdt; i++) {
356                         spin_lock(&apic->lock);
357                         rtblput(apic, i, 0, Im);
358                         spin_unlock(&apic->lock);
359                 }
360         }
361 }
362
363 int nextvec(void)
364 {
365         unsigned int vecno;
366
367         /* TODO: half-way decent integer service (vmem) */
368         spin_lock(&idtnolock);
369         vecno = idtno;
370         idtno = (idtno + 1) % IdtMAX;
371         if (idtno < IdtIOAPIC)
372                 idtno += IdtIOAPIC;
373         spin_unlock(&idtnolock);
374
375         return vecno;
376 }
377 static struct pci_device *pcimatchtbdf(int tbdf)
378 {
379         /* don't we have macros for this somewhere? */
380         int bus, dev, func;
381         bus = tbdf >> 16;
382         dev = (tbdf>>11)&0x1f;
383         func = (tbdf>>8)&3;
384
385         struct pci_device *search;
386         STAILQ_FOREACH(search, &pci_devices, all_dev) {
387                 if ((search->bus == bus) &&
388                     (search->dev == dev) &&
389                     (search->func == func))
390                         return search;
391         }
392         return NULL;
393 }
394 static int msimask(struct vkey *v, int mask)
395 {
396         int pcimsimask(struct pci_device *p, int mask);
397
398         struct pci_device *p;
399         p = pcimatchtbdf(v->tbdf);
400         if (p == NULL)
401                 return -1;
402         return pcimsimask(p, mask);
403 }
404
405 static int intrenablemsi(struct irq_handler *v, struct pci_device *p)
406 {
407         int pcimsienable(struct pci_device *p, uint64_t vec);
408
409         unsigned int vno, lo, hi = 0;
410         uint64_t msivec;
411
412         vno = nextvec();
413
414         lo = IPlow | TMedge | vno;
415 #warning "what happened to ioapicintrdd"
416 //      ioapicintrdd(&hi, &lo);
417
418         if (lo & Lm)
419                 lo |= MTlp;
420
421         msivec = (uint64_t) hi << 32 | lo;
422         if (pcimsienable(p, msivec) == -1)
423                 return -1;
424 #warning "apicisr? apiceoi? "
425 //      v->isr = apicisr;
426 //      v->eoi = apiceoi;
427         v->apic_vector = vno;
428         v->type = "msi";
429         v->mask = msimask;
430
431         printk("msiirq: (%d,%d,%d): enabling %.16llp %s irq %d vno %d\n", 
432                p->bus, p->dev, p->func, msivec,
433                    v->name, v->apic_vector, vno);
434         return vno;
435 }
436
437 int disablemsi(void *unused, struct pci_device *p)
438 {
439
440         if (p == NULL)
441                 return -1;
442         return pcimsimask(p, 1);
443 }
444
445 static struct Rdt *ioapic_vector2rdt(int apic_vector)
446 {
447         struct Rdt *rdt;
448         if (apic_vector < IdtIOAPIC || apic_vector > MaxIdtIOAPIC) {
449                 printk("ioapic vector %d out of range", apic_vector);
450                 return 0;
451         }
452         /* Fortunately rdtvecno[vecno] is static once assigned. o/w, we'll need some
453          * global sync for the callers, both for lookup and keeping rdt valid. */
454         rdt = rdtvecno[apic_vector];
455         if (!rdt) {
456                 printk("vector %d has no RDT! (did you enable it?)", apic_vector);
457                 return 0;
458         }
459         return rdt;
460 }
461
462 /* Routes the IRQ to the os_coreid.  Will take effect immediately.  Route
463  * masking from rdt->lo will take effect. */
464 static int ioapic_route_irq(int apic_vector, int os_coreid)
465 {
466         int hw_coreid;
467         struct Rdt *rdt = ioapic_vector2rdt(apic_vector);
468         if (!rdt)
469                 return -1;
470         if (os_coreid >= MAX_NUM_CPUS) {
471                 printk("os_coreid %d out of range!\n", os_coreid);
472                 return -1;
473         }
474         /* using the old akaros-style lapic id lookup */
475         hw_coreid = get_hw_coreid(os_coreid);
476         if (hw_coreid == -1) {
477                 printk("os_coreid %d not a valid hw core!", os_coreid);
478                 return -1;
479         }
480         spin_lock(&rdt->apic->lock);
481         /* this bit gets set in apicinit, only if we found it via MP or ACPI */
482         if (!xlapic[hw_coreid].useable) {
483                 printk("Can't route to uninitialized LAPIC %d!\n", hw_coreid);
484                 spin_unlock(&rdt->apic->lock);
485                 return -1;
486         }
487         rdt->hi = hw_coreid << 24;
488         rdt->lo |= Pm | MTf;
489         rtblput(rdt->apic, rdt->intin, rdt->hi, rdt->lo);
490         spin_unlock(&rdt->apic->lock);
491         return 0;
492 }
493
494 static void ioapic_mask_irq(int apic_vector)
495 {
496         struct Rdt *rdt = ioapic_vector2rdt(apic_vector);
497         if (!rdt)
498                 return;
499         spin_lock(&rdt->apic->lock);
500         /* don't allow shared vectors to be masked.  whatever. */
501         if (rdt->enabled > 1) {
502                 spin_unlock(&rdt->apic->lock);
503                 return;
504         }
505         rdt->lo |= Im;
506         rtblput(rdt->apic, rdt->intin, rdt->hi, rdt->lo);
507         spin_unlock(&rdt->apic->lock);
508 }
509
510 static void ioapic_unmask_irq(int apic_vector)
511 {
512         struct Rdt *rdt = ioapic_vector2rdt(apic_vector);
513         if (!rdt)
514                 return;
515         spin_lock(&rdt->apic->lock);
516         rdt->lo &= ~Im;
517         rtblput(rdt->apic, rdt->intin, rdt->hi, rdt->lo);
518         spin_unlock(&rdt->apic->lock);
519 }
520
521 /* Attempts to init a bus interrupt, initializes irq_h, and returns the IDT
522  * vector to use (-1 on error).  If routable, the IRQ will route to core 0.  The
523  * IRQ will be masked, if possible.  Call irq_h->unmask() when you're ready.
524  *
525  * This will determine the type of bus the device is on (LAPIC, IOAPIC, PIC,
526  * etc), and set the appropriate fields in isr_h.  If applicable, it'll also
527  * allocate an IDT vector, such as for an IOAPIC, and route the IOAPIC entries
528  * appropriately.
529  *
530  * Callers init irq_h->dev_irq and ->tbdf.  tbdf encodes the bus type and the
531  * classic PCI bus:dev:func.
532  *
533  * In plan9, this was ioapicintrenable(), which also unmasked.  We don't have a
534  * deinit/disable method that would tear down the route yet.  All the plan9 one
535  * did was dec enabled and mask the entry. */
536 int bus_irq_setup(struct irq_handler *irq_h)
537 {
538         struct Rbus *rbus;
539         struct Rdt *rdt;
540         int busno = 0, devno, vecno;
541         struct pci_device pcidev;
542         struct pci_device *msidev;
543
544         if (!ioapic_exists() && (BUSTYPE(irq_h->tbdf) != BusLAPIC)) {
545                 irq_h->check_spurious = pic_check_spurious;
546                 irq_h->eoi = pic_send_eoi;
547                 irq_h->mask = pic_mask_irq;
548                 irq_h->unmask = pic_unmask_irq;
549                 irq_h->route_irq = 0;
550                 irq_h->type = "pic";
551                 /* PIC devices have vector = irq + 32 */
552                 return irq_h->dev_irq + IdtPIC;
553         }
554         switch (BUSTYPE(irq_h->tbdf)) {
555                 case BusLAPIC:
556                         /* nxm used to set the initial 'isr' method (i think equiv to our
557                          * check_spurious) to apiceoi for non-spurious lapic vectors.  in
558                          * effect, i think they were sending the EOI early, and their eoi
559                          * method was 0.  we're not doing that (unless we have to). */
560                         irq_h->check_spurious = lapic_check_spurious;
561                         irq_h->eoi = lapic_send_eoi;
562                         irq_h->mask = lapic_mask_irq;
563                         irq_h->unmask = lapic_unmask_irq;
564                         irq_h->route_irq = 0;
565                         irq_h->type = "lapic";
566                         /* For the LAPIC, irq == vector */
567                         return irq_h->dev_irq;
568                 case BusIPI:
569                         /* similar to LAPIC, but we don't actually have LVT entries */
570                         irq_h->check_spurious = lapic_check_spurious;
571                         irq_h->eoi = lapic_send_eoi;
572                         irq_h->mask = 0;
573                         irq_h->unmask = 0;
574                         irq_h->route_irq = 0;
575                         irq_h->type = "IPI";
576                         return irq_h->dev_irq;
577                 case BusISA:
578                         if (mpisabusno == -1)
579                                 panic("No ISA bus allocated");
580                         busno = mpisabusno;
581                         /* need to track the irq in devno in PCI interrupt assignment entry
582                          * format (see mp.c or MP spec D.3). */
583                         devno = irq_h->dev_irq << 2;
584                         break;
585                 case BusPCI:
586                         /* TODO: we'll assume it's there.  (fix when adding MSI) */
587
588                         if ((msidev = pcimatchtbdf(irq_h->tbdf)) == NULL) {
589                                 printk("no PCI dev for tbdf %p", irq_h->tbdf);
590                                 if ((vecno = intrenablemsi(irq_h, msidev)) != -1)
591                                         return vecno;
592                                 disablemsi(irq_h, msidev);
593                         }
594                         busno = BUSBNO(irq_h->tbdf);
595                         explode_tbdf(irq_h->tbdf);
596                         devno = pcidev_read8(&pcidev, PciINTP);
597
598                         if (devno == 0)
599                                 panic("no INTP for tbdf %p", irq_h->tbdf);
600                         /* remember, devno is the device shifted with irq pin in bits 0-1 */
601                         devno = BUSDNO(irq_h->tbdf) << 2 | (devno - 1);
602                         break;
603                 default:
604                         panic("Unknown bus type, TBDF %p", irq_h->tbdf);
605         }
606         /* busno and devno are set, regardless of the bustype, enough to find rdt.
607          * these may differ from the values in tbdf. */
608         rdt = rbus_get_rdt(busno, devno);
609         if (!rdt) {
610                 /* second chance.  if we didn't find the item the first time, then (if
611                  * it exists at all), it wasn't in the MP tables (or we had no tables).
612                  * So maybe we can figure it out via ACPI. */
613                 acpi_make_rdt(irq_h->tbdf, irq_h->dev_irq, busno, devno);
614                 rdt = rbus_get_rdt(busno, devno);
615         }
616         if (!rdt) {
617                 printk("Unable to build IOAPIC route for irq %d\n", irq_h->dev_irq);
618                 return -1;
619         }
620         /*
621          * what to do about devices that intrenable/intrdisable frequently?
622          * 1) there is no ioapicdisable yet;
623          * 2) it would be good to reuse freed vectors.
624          * Oh bugger.
625          * brho: plus the diff btw mask/unmask and enable/disable is unclear
626          */
627         /*
628          * This is a low-frequency event so just lock
629          * the whole IOAPIC to initialise the RDT entry
630          * rather than putting a Lock in each entry.
631          */
632         spin_lock(&rdt->apic->lock);
633         /* if a destination has already been picked, we store it in the lo.  this
634          * stays around regardless of enabled/disabled, since we don't reap vectors
635          * yet.  nor do we really mess with enabled... */
636         if ((rdt->lo & 0xff) == 0) {
637                 vecno = nextvec();
638                 rdt->lo |= vecno;
639                 rdtvecno[vecno] = rdt;
640         } else {
641                 printd("%p: mutiple irq bus %d dev %d\n", irq_h->tbdf, busno, devno);
642         }
643         rdt->enabled++;
644         rdt->hi = 0;                    /* route to 0 by default */
645         rdt->lo |= Pm | MTf;
646         rtblput(rdt->apic, rdt->intin, rdt->hi, rdt->lo);
647         vecno = rdt->lo & 0xff;
648         spin_unlock(&rdt->apic->lock);
649
650         irq_h->check_spurious = lapic_check_spurious;
651         irq_h->eoi = lapic_send_eoi;
652         irq_h->mask = ioapic_mask_irq;
653         irq_h->unmask = ioapic_unmask_irq;
654         irq_h->route_irq = ioapic_route_irq;
655         irq_h->type = "ioapic";
656
657         return vecno;
658 }