x86: LAPIC vector masking
[akaros.git] / kern / arch / x86 / ioapic.c
1 /* 
2  * This file is part of the UCB release of Plan 9. It is subject to the license
3  * terms in the LICENSE file found in the top-level directory of this
4  * distribution and at http://akaros.cs.berkeley.edu/files/Plan9License. No
5  * part of the UCB release of Plan 9, including this file, may be copied,
6  * modified, propagated, or distributed except according to the terms contained
7  * in the LICENSE file.
8  */
9
10 #include <vfs.h>
11 #include <kfs.h>
12 #include <slab.h>
13 #include <kmalloc.h>
14 #include <kref.h>
15 #include <string.h>
16 #include <stdio.h>
17 #include <assert.h>
18 #include <error.h>
19 #include <cpio.h>
20 #include <pmap.h>
21 #include <smp.h>
22 #include <ip.h>
23 #include <arch/io.h>
24 #include <acpi.h>
25 #include <trap.h>
26
27 /* Rbus chains, one for each device bus: each rbus matches a device to an rdt */
28 struct Rbus {
29         struct Rbus *next;
30         int devno;
31         struct Rdt *rdt;
32 };
33
34 /* Each rdt describes an ioapic input pin (intin, from the bus/device) */
35 struct Rdt {
36         struct apic *apic;
37         int intin;
38         uint32_t lo;                            /* matches the lo in the intin, incl Im */
39         uint32_t hi;                            /* matches the hi in the intin, incl routing */
40
41         int ref;                                        /* could map to multiple busses */
42         int enabled;                            /* times enabled */
43 };
44
45 enum {                                                  /* IOAPIC registers */
46         Ioregsel = 0x00,                        /* indirect register address */
47         Iowin = 0x10,   /* indirect register data */
48         Ioipa = 0x08,   /* IRQ Pin Assertion */
49         Ioeoi = 0x10,   /* EOI */
50
51         Ioapicid = 0x00,        /* Identification */
52         Ioapicver = 0x01,       /* Version */
53         Ioapicarb = 0x02,       /* Arbitration */
54         Ioabcfg = 0x03, /* Boot Coniguration */
55         Ioredtbl = 0x10,        /* Redirection Table */
56 };
57
58 static struct Rdt rdtarray[Nrdt];
59 static int nrdtarray;
60 static struct Rbus *rdtbus[Nbus];
61 /* reverse mapping of IDT vector to the RDT/IOAPIC entry triggering vector */
62 static struct Rdt *rdtvecno[IdtMAX + 1];
63
64 static spinlock_t idtnolock;
65 static int idtno = IdtIOAPIC;
66
67 struct apic xioapic[Napic];
68
69 static bool ioapic_exists(void)
70 {
71         /* not foolproof, if we called this before parsing */
72         return xioapic[0].useable ? TRUE : FALSE;
73 }
74
75 /* TODO: put these in a header */
76 int apiceoi(int);
77 int apicisr(int);
78
79 static void rtblget(struct apic *apic, int sel, uint32_t * hi, uint32_t * lo)
80 {
81         sel = Ioredtbl + 2 * sel;
82
83         write_mmreg32(apic->addr + Ioregsel, sel + 1);
84         *hi = read_mmreg32(apic->addr + Iowin);
85         write_mmreg32(apic->addr + Ioregsel, sel);
86         *lo = read_mmreg32(apic->addr + Iowin);
87 }
88
89 static void rtblput(struct apic *apic, int sel, uint32_t hi, uint32_t lo)
90 {
91         sel = Ioredtbl + 2 * sel;
92
93         write_mmreg32(apic->addr + Ioregsel, sel + 1);
94         write_mmreg32(apic->addr + Iowin, hi);
95         write_mmreg32(apic->addr + Ioregsel, sel);
96         write_mmreg32(apic->addr + Iowin, lo);
97 }
98
99 struct Rdt *rdtlookup(struct apic *apic, int intin)
100 {
101         int i;
102         struct Rdt *r;
103
104         for (i = 0; i < nrdtarray; i++) {
105                 r = rdtarray + i;
106                 if (apic == r->apic && intin == r->intin)
107                         return r;
108         }
109         return NULL;
110 }
111
112 struct Rdt *rbus_get_rdt(int busno, int devno)
113 {
114         struct Rbus *rbus;
115         for (rbus = rdtbus[busno]; rbus != NULL; rbus = rbus->next) {
116                 if (rbus->devno == devno)
117                         return rbus->rdt;
118         }
119         return 0;
120 }
121
122 /* builds RDT and Rbus entries, given the wiring of bus:dev to ioapicno:intin.
123  * - busno is the source bus
124  * - devno is the device number in the style of a PCI Interrupt Assignment
125  * Entry.  Which is the irq << 2 (check MP spec D.3).
126  * - ioapic is the ioapic the device is connected to
127  * - intin is the INTIN pin on the ioapic
128  * - lo is the lower part of the IOAPIC apic-message, which has the polarity and
129  * trigger mode flags. */
130 void ioapicintrinit(int busno, int ioapicno, int intin, int devno, int lo)
131 {
132         struct Rbus *rbus;
133         struct Rdt *rdt;
134         struct apic *ioapic;
135
136         if (busno >= Nbus || ioapicno >= Napic || nrdtarray >= Nrdt) {
137                 printk("Bad bus %d ioapic %d or nrdtarray %d too big\n", busno,
138                        ioapicno, nrdtarray);
139                 return;
140         }
141         ioapic = &xioapic[ioapicno];
142         if (!ioapic->useable || intin >= ioapic->nrdt) {
143                 printk("IOAPIC unusable (%d) or not enough nrdt (%d) for %d\n",
144                        ioapic->useable, ioapic->nrdt, intin);
145                 return;
146         }
147
148         rdt = rdtlookup(ioapic, intin);
149         if (rdt == NULL) {
150                 rdt = &rdtarray[nrdtarray++];
151                 rdt->apic = ioapic;
152                 rdt->intin = intin;
153                 rdt->lo = lo;
154                 rdt->hi = 0;
155         } else {
156                 if (lo != rdt->lo) {
157                         printk("mutiple irq botch bus %d %d/%d/%d lo %d vs %d\n",
158                                    busno, ioapicno, intin, devno, lo, rdt->lo);
159                         return;
160                 }
161         }
162         rdt->ref++;
163         rbus = kzmalloc(sizeof *rbus, 0);
164         rbus->rdt = rdt;
165         rbus->devno = devno;
166         rbus->next = rdtbus[busno];
167         rdtbus[busno] = rbus;
168 }
169
170 static int map_polarity[4] = {
171         -1, IPhigh, -1, IPlow
172 };
173
174 static int map_edge_level[4] = {
175         -1, TMedge, -1, TMlevel
176 };
177
178 static int acpi_irq2ioapic(int irq)
179 {
180         int ioapic_idx = 0;
181         struct apic *ioapic;
182         /* with acpi, the ioapics map a global interrupt space.  each covers a
183          * window of the space from [ibase, ibase + nrdt). */
184         for (ioapic = xioapic; ioapic < &xioapic[Napic]; ioapic++, ioapic_idx++) {
185                 /* addr check is just for sanity */
186                 if (!ioapic->useable || !ioapic->addr)
187                         continue;
188                 if ((ioapic->ibase <= irq) && (irq < ioapic->ibase + ioapic->nrdt))
189                         return ioapic_idx;
190         }
191         return -1;
192 }
193
194 /* Build an RDT route, like we would have had from the MP tables had they been
195  * parsed, via ACPI.
196  *
197  * This only really deals with the ISA IRQs and maybe PCI ones that happen to
198  * have an override.  FWIW, on qemu the PCI NIC shows up as an ACPI intovr.
199  *
200  * From Brendan http://f.osdev.org/viewtopic.php?f=1&t=25951:
201  *
202  *              Before parsing the MADT you should begin by assuming that redirection
203  *              entries 0 to 15 are used for ISA IRQs 0 to 15. The MADT's "Interrupt
204  *              Source Override Structures" will tell you when this initial/default
205  *              assumption is wrong. For example, the MADT might tell you that ISA IRQ 9
206  *              is connected to IO APIC 44 and is level triggered; and (in this case)
207  *              it'd be silly to assume that ISA IRQ 9 is also connected to IO APIC
208  *              input 9 just because IO APIC input 9 is not listed.
209  *
210  *              For PCI IRQs, the MADT tells you nothing and you can't assume anything
211  *              at all. Sadly, you have to interpret the ACPI AML to determine how PCI
212  *              IRQs are connected to IO APIC inputs (or find some other work-around;
213  *              like implementing a motherboard driver for each different motherboard,
214  *              or some complex auto-detection scheme, or just configure PCI devices to
215  *              use MSI instead). */
216 static int acpi_make_rdt(int tbdf, int irq, int busno, int devno)
217 {
218         struct Apicst *st;
219         uint32_t lo;
220         int pol, edge_level, ioapic_nr, gsi_irq;
221
222         for (st = apics->st; st != NULL; st = st->next) {
223                 if (st->type == ASintovr) {
224                         if (st->intovr.irq == irq)
225                                 break;
226                 }
227         }
228         if (st) {
229                 pol = map_polarity[st->intovr.flags & AFpmask];
230                 if (pol < 0) {
231                         printk("ACPI override had bad polarity\n");
232                         return -1;
233                 }
234                 edge_level = map_edge_level[(st->intovr.flags & AFlevel) >> 2];
235                 if (edge_level < 0) {
236                         printk("ACPI override had bad edge/level\n");
237                         return -1;
238                 }
239                 lo = pol | edge_level;
240                 gsi_irq = st->intovr.intr;
241         } else {
242                 if (BUSTYPE(tbdf) == BusISA) {
243                         lo = IPhigh | TMedge;
244                         gsi_irq = irq;
245                 } else {
246                         /* Need to query ACPI at some point to handle this */
247                         printk("Non-ISA IRQ %d not found in MADT", irq);
248                         if (BUSTYPE(tbdf) != BusPCI) {
249                                 printk(", aborting...\n");
250                                 return -1;
251                         }
252                         /* Going to just guess some values for PCI */
253                         printk(", guessing...\n");
254                         lo = IPlow | TMlevel;
255                         gsi_irq = irq;
256                 }
257         }
258         ioapic_nr = acpi_irq2ioapic(gsi_irq);
259         if (ioapic_nr < 0) {
260                 printk("Could not find an IOAPIC for global irq %d!\n", gsi_irq);
261                 return -1;
262         }
263         ioapicintrinit(busno, ioapic_nr, gsi_irq - xioapic[ioapic_nr].ibase,
264                        devno, lo);
265         return 0;
266 }
267
268 void ioapicinit(int id, int ibase, uintptr_t pa)
269 {
270         struct apic *apic;
271         static int base;
272
273         assert((IOAPIC_PBASE <= pa) && (pa + PGSIZE <= IOAPIC_PBASE + APIC_SIZE));
274         /*
275          * Mark the IOAPIC useable if it has a good ID
276          * and the registers can be mapped.
277          */
278         if (id >= Napic)
279                 return;
280
281         apic = &xioapic[id];
282         apic->addr = IOAPIC_BASE + (pa - IOAPIC_PBASE);
283         if (apic->useable)
284                 return;
285         apic->useable = 1;
286         printk("\t\tioapicinit %d: it's useable, apic %p\n", id, apic);
287         apic->paddr = pa;
288
289         /*
290          * Initialise the I/O APIC.
291          * The MultiProcessor Specification says it is the
292          * responsibility of the O/S to set the APIC ID.
293          */
294         spin_lock(&apic->lock);
295         write_mmreg32(apic->addr + Ioregsel, Ioapicver);
296         apic->nrdt = ((read_mmreg32(apic->addr + Iowin) >> 16) & 0xff) + 1;
297         if (ibase != -1)
298                 apic->ibase = ibase;
299         else {
300                 apic->ibase = base;
301                 base += apic->nrdt;
302         }
303         write_mmreg32(apic->addr + Ioregsel, Ioapicid);
304         write_mmreg32(apic->addr + Iowin, id << 24);
305         spin_unlock(&apic->lock);
306 }
307
308 char *ioapicdump(char *start, char *end)
309 {
310         int i, n;
311         struct Rbus *rbus;
312         struct Rdt *rdt;
313         struct apic *apic;
314         uint32_t hi, lo;
315
316         if (!2)
317                 return start;
318         for (i = 0; i < Napic; i++) {
319                 apic = &xioapic[i];
320                 if (!apic->useable || apic->addr == 0)
321                         continue;
322                 start = seprintf(start, end, "ioapic %d addr %p nrdt %d ibase %d\n",
323                                                  i, apic->addr, apic->nrdt, apic->ibase);
324                 for (n = 0; n < apic->nrdt; n++) {
325                         spin_lock(&apic->lock);
326                         rtblget(apic, n, &hi, &lo);
327                         spin_unlock(&apic->lock);
328                         start = seprintf(start, end, " rdt %2.2d %p %p\n", n, hi, lo);
329                 }
330         }
331         for (i = 0; i < Nbus; i++) {
332                 if ((rbus = rdtbus[i]) == NULL)
333                         continue;
334                 start = seprintf(start, end, "iointr bus %d:\n", i);
335                 for (; rbus != NULL; rbus = rbus->next) {
336                         rdt = rbus->rdt;
337                         start = seprintf(start, end,
338                                                          " apic %ld devno %p(%d %d) intin %d hi %p lo %p\n",
339                                                          rdt->apic - xioapic, rbus->devno, rbus->devno >> 2,
340                                                          rbus->devno & 0x03, rdt->intin, rdt->hi, rdt->lo);
341                 }
342         }
343         return start;
344 }
345
346 /* Zeros and masks every redirect entry in every IOAPIC */
347 void ioapiconline(void)
348 {
349         int i;
350         struct apic *apic;
351
352         for (apic = xioapic; apic < &xioapic[Napic]; apic++) {
353                 if (!apic->useable || !apic->addr)
354                         continue;
355                 for (i = 0; i < apic->nrdt; i++) {
356                         spin_lock(&apic->lock);
357                         rtblput(apic, i, 0, Im);
358                         spin_unlock(&apic->lock);
359                 }
360         }
361 }
362
363 int nextvec(void)
364 {
365         unsigned int vecno;
366
367         /* TODO: half-way decent integer service (vmem) */
368         spin_lock(&idtnolock);
369         vecno = idtno;
370         idtno = (idtno + 1) % IdtMAX;
371         if (idtno < IdtIOAPIC)
372                 idtno += IdtIOAPIC;
373         spin_unlock(&idtnolock);
374
375         return vecno;
376 }
377
378 #warning "no msi mask yet"
379 #if 0
380 static int msimask(struct Vkey *v, int mask)
381 {
382         Pcidev *p;
383
384         p = pcimatchtbdf(v->tbdf);
385         if (p == NULL)
386                 return -1;
387         return pcimsimask(p, mask);
388 }
389 #endif
390
391 #warning "No msi yet"
392 #if 0
393 static int intrenablemsi(struct vctl *v, Pcidev * p)
394 {
395         unsigned int vno, lo, hi;
396         uint64_t msivec;
397
398         vno = nextvec();
399
400         lo = IPlow | TMedge | vno;
401         ioapicintrdd(&hi, &lo);
402
403         if (lo & Lm)
404                 lo |= MTlp;
405
406         msivec = (uint64_t) hi << 32 | lo;
407         if (pcimsienable(p, msivec) == -1)
408                 return -1;
409         v->isr = apicisr;
410         v->eoi = apiceoi;
411         v->vno = vno;
412         v->type = "msi";
413         v->mask = msimask;
414
415         printk("msiirq: %T: enabling %.16llp %s irq %d vno %d\n", p->tbdf, msivec,
416                    v->name, v->irq, vno);
417         return vno;
418 }
419 #endif
420 #warning "no disable msi yet"
421 #if 0
422 int disablemsi(Vctl *, Pcidev * p)
423 {
424         if (p == NULL)
425                 return -1;
426         return pcimsimask(p, 1);
427 }
428 #endif
429
430 static struct Rdt *ioapic_vector2rdt(int apic_vector)
431 {
432         struct Rdt *rdt;
433         if (apic_vector < IdtIOAPIC || apic_vector > MaxIdtIOAPIC) {
434                 printk("ioapic vector %d out of range", apic_vector);
435                 return 0;
436         }
437         /* Fortunately rdtvecno[vecno] is static once assigned. o/w, we'll need some
438          * global sync for the callers, both for lookup and keeping rdt valid. */
439         rdt = rdtvecno[apic_vector];
440         if (!rdt) {
441                 printk("vector %d has no RDT! (did you enable it?)", apic_vector);
442                 return 0;
443         }
444         return rdt;
445 }
446
447 /* Routes the IRQ to the os_coreid.  Will take effect immediately.  Route
448  * masking from rdt->lo will take effect. */
449 static int ioapic_route_irq(int apic_vector, int os_coreid)
450 {
451         int hw_coreid;
452         struct Rdt *rdt = ioapic_vector2rdt(apic_vector);
453         if (!rdt)
454                 return -1;
455         if (os_coreid >= MAX_NUM_CPUS) {
456                 printk("os_coreid %d out of range!\n", os_coreid);
457                 return -1;
458         }
459         /* using the old akaros-style lapic id lookup */
460         hw_coreid = get_hw_coreid(os_coreid);
461         if (hw_coreid == -1) {
462                 printk("os_coreid %d not a valid hw core!", os_coreid);
463                 return -1;
464         }
465         spin_lock(&rdt->apic->lock);
466         /* this bit gets set in apicinit, only if we found it via MP or ACPI */
467         if (!xlapic[hw_coreid].useable) {
468                 printk("Can't route to uninitialized LAPIC %d!\n", hw_coreid);
469                 spin_unlock(&rdt->apic->lock);
470                 return -1;
471         }
472         rdt->hi = hw_coreid << 24;
473         rdt->lo |= Pm | MTf;
474         rtblput(rdt->apic, rdt->intin, rdt->hi, rdt->lo);
475         spin_unlock(&rdt->apic->lock);
476         return 0;
477 }
478
479 static void ioapic_mask_irq(int apic_vector)
480 {
481         struct Rdt *rdt = ioapic_vector2rdt(apic_vector);
482         if (!rdt)
483                 return;
484         spin_lock(&rdt->apic->lock);
485         /* don't allow shared vectors to be masked.  whatever. */
486         if (rdt->enabled > 1) {
487                 spin_unlock(&rdt->apic->lock);
488                 return;
489         }
490         rdt->lo |= Im;
491         rtblput(rdt->apic, rdt->intin, rdt->hi, rdt->lo);
492         spin_unlock(&rdt->apic->lock);
493 }
494
495 static void ioapic_unmask_irq(int apic_vector)
496 {
497         struct Rdt *rdt = ioapic_vector2rdt(apic_vector);
498         if (!rdt)
499                 return;
500         spin_lock(&rdt->apic->lock);
501         rdt->lo &= ~Im;
502         rtblput(rdt->apic, rdt->intin, rdt->hi, rdt->lo);
503         spin_unlock(&rdt->apic->lock);
504 }
505
506 /* Attempts to init a bus interrupt, initializes irq_h, and returns the IDT
507  * vector to use (-1 on error).  If routable, the IRQ will route to core 0.  The
508  * IRQ will be masked, if possible.  Call irq_h->unmask() when you're ready.
509  *
510  * This will determine the type of bus the device is on (LAPIC, IOAPIC, PIC,
511  * etc), and set the appropriate fields in isr_h.  If applicable, it'll also
512  * allocate an IDT vector, such as for an IOAPIC, and route the IOAPIC entries
513  * appropriately.
514  *
515  * Callers init irq_h->dev_irq and ->tbdf.  tbdf encodes the bus type and the
516  * classic PCI bus:dev:func.
517  *
518  * In plan9, this was ioapicintrenable(), which also unmasked.  We don't have a
519  * deinit/disable method that would tear down the route yet.  All the plan9 one
520  * did was dec enabled and mask the entry. */
521 int bus_irq_setup(struct irq_handler *irq_h)
522 {
523         struct Rbus *rbus;
524         struct Rdt *rdt;
525         int busno = 0, devno, vecno;
526         struct pci_device pcidev;
527
528         if (!ioapic_exists() && (BUSTYPE(irq_h->tbdf) != BusLAPIC)) {
529                 irq_h->check_spurious = pic_check_spurious;
530                 irq_h->eoi = pic_send_eoi;
531                 irq_h->mask = pic_mask_irq;
532                 irq_h->unmask = pic_unmask_irq;
533                 irq_h->route_irq = 0;
534                 irq_h->type = "pic";
535                 /* PIC devices have vector = irq + 32 */
536                 return irq_h->dev_irq + IdtPIC;
537         }
538         switch (BUSTYPE(irq_h->tbdf)) {
539                 case BusLAPIC:
540                         /* nxm used to set the initial 'isr' method (i think equiv to our
541                          * check_spurious) to apiceoi for non-spurious lapic vectors.  in
542                          * effect, i think they were sending the EOI early, and their eoi
543                          * method was 0.  we're not doing that (unless we have to). */
544                         irq_h->check_spurious = lapic_check_spurious;
545                         irq_h->eoi = lapic_send_eoi;
546                         irq_h->mask = lapic_mask_irq;
547                         irq_h->unmask = lapic_unmask_irq;
548                         irq_h->route_irq = 0;
549                         irq_h->type = "lapic";
550                         /* For the LAPIC, irq == vector */
551                         return irq_h->dev_irq;
552                 case BusIPI:
553                         /* similar to LAPIC, but we don't actually have LVT entries */
554                         irq_h->check_spurious = lapic_check_spurious;
555                         irq_h->eoi = lapic_send_eoi;
556                         irq_h->mask = 0;
557                         irq_h->unmask = 0;
558                         irq_h->route_irq = 0;
559                         irq_h->type = "IPI";
560                         return irq_h->dev_irq;
561                 case BusISA:
562                         if (mpisabusno == -1)
563                                 panic("No ISA bus allocated");
564                         busno = mpisabusno;
565                         /* need to track the irq in devno in PCI interrupt assignment entry
566                          * format (see mp.c or MP spec D.3). */
567                         devno = irq_h->dev_irq << 2;
568                         break;
569                 case BusPCI:
570                         /* we'll assume it's there. */
571 #if 0
572                         Pcidev *pcidev;
573
574                         busno = BUSBNO(irq_h->tbdf);
575                         if ((pcidev = pcimatchtbdf(irq_h->tbdf)) == NULL)
576                                 panic("no PCI dev for tbdf %p", irq_h->tbdf);
577                         if ((vecno = intrenablemsi(irq_h, pcidev)) != -1)
578                                 return vecno;
579                         disablemsi(irq_h, pcidev);
580 #endif
581                         explode_tbdf(irq_h->tbdf);
582                         devno = pcidev_read8(&pcidev, PciINTP);
583                         printk("INTP is %d\n", devno);
584
585                         if (devno == 0)
586                                 panic("no INTP for tbdf %p", irq_h->tbdf);
587                         /* remember, devno is the device shifted with irq pin in bits 0-1 */
588                         devno = BUSDNO(irq_h->tbdf) << 2 | (devno - 1);
589                         printk("devno is %08lx\n", devno);
590                         printk("bus_irq_enable: tbdf %p busno %d devno %d\n",
591                                    irq_h->tbdf, busno, devno);
592                         break;
593                 default:
594                         panic("Unknown bus type, TBDF %p", irq_h->tbdf);
595         }
596         /* busno and devno are set, regardless of the bustype, enough to find rdt.
597          * these may differ from the values in tbdf. */
598         rdt = rbus_get_rdt(busno, devno);
599         if (!rdt) {
600                 /* second chance.  if we didn't find the item the first time, then (if
601                  * it exists at all), it wasn't in the MP tables (or we had no tables).
602                  * So maybe we can figure it out via ACPI. */
603                 acpi_make_rdt(irq_h->tbdf, irq_h->dev_irq, busno, devno);
604                 rdt = rbus_get_rdt(busno, devno);
605         }
606         if (!rdt) {
607                 printk("Unable to build IOAPIC route for irq %d\n", irq_h->dev_irq);
608                 return -1;
609         }
610         /*
611          * what to do about devices that intrenable/intrdisable frequently?
612          * 1) there is no ioapicdisable yet;
613          * 2) it would be good to reuse freed vectors.
614          * Oh bugger.
615          * brho: plus the diff btw mask/unmask and enable/disable is unclear
616          */
617         /*
618          * This is a low-frequency event so just lock
619          * the whole IOAPIC to initialise the RDT entry
620          * rather than putting a Lock in each entry.
621          */
622         spin_lock(&rdt->apic->lock);
623         /* if a destination has already been picked, we store it in the lo.  this
624          * stays around regardless of enabled/disabled, since we don't reap vectors
625          * yet.  nor do we really mess with enabled... */
626         if ((rdt->lo & 0xff) == 0) {
627                 vecno = nextvec();
628                 rdt->lo |= vecno;
629                 rdtvecno[vecno] = rdt;
630         } else {
631                 printd("%p: mutiple irq bus %d dev %d\n", irq_h->tbdf, busno, devno);
632         }
633         rdt->enabled++;
634         rdt->hi = 0;                    /* route to 0 by default */
635         rdt->lo |= Pm | MTf;
636         rtblput(rdt->apic, rdt->intin, rdt->hi, rdt->lo);
637         vecno = rdt->lo & 0xff;
638         spin_unlock(&rdt->apic->lock);
639
640         irq_h->check_spurious = lapic_check_spurious;
641         irq_h->eoi = lapic_send_eoi;
642         irq_h->mask = ioapic_mask_irq;
643         irq_h->unmask = ioapic_unmask_irq;
644         irq_h->route_irq = ioapic_route_irq;
645         irq_h->type = "ioapic";
646
647         return vecno;
648 }