Add a function to return vendor_id string
[akaros.git] / kern / arch / x86 / arch.h
1 #ifndef ROS_INC_ARCH_H
2 #define ROS_INC_ARCH_H
3
4 #include <ros/arch/arch.h>
5 #include <ros/common.h>
6 #include <arch/x86.h>
7 #include <arch/apic.h>
8
9 /* Arch Constants */
10 #define ARCH_CL_SIZE                             64
11
12 static inline void breakpoint(void) __attribute__((always_inline));
13 static inline void invlpg(void *addr) __attribute__((always_inline));  
14 static inline void tlbflush(void) __attribute__((always_inline));
15 static inline void icache_flush_page(void *va, void *kva)
16               __attribute__((always_inline));
17 static inline uint64_t read_tsc(void) __attribute__((always_inline));
18 static inline uint64_t read_tscp(void) __attribute__((always_inline));
19 static inline uint64_t read_tsc_serialized(void) __attribute__((always_inline));
20 static inline void enable_irq(void) __attribute__((always_inline));
21 static inline void disable_irq(void) __attribute__((always_inline));
22 static inline void enable_irqsave(int8_t *state) __attribute__((always_inline));
23 static inline void disable_irqsave(int8_t *state)
24               __attribute__((always_inline));
25 static inline void cpu_relax(void) __attribute__((always_inline));
26 static inline void cpu_halt(void) __attribute__((always_inline));
27 static inline void clflush(uintptr_t* addr) __attribute__((always_inline));
28 static inline int irq_is_enabled(void) __attribute__((always_inline));
29 static inline int get_hw_coreid(uint32_t coreid) __attribute__((always_inline));
30 static inline int hw_core_id(void) __attribute__((always_inline));
31 static inline int get_os_coreid(int hw_coreid) __attribute__((always_inline));
32 static inline int core_id(void) __attribute__((always_inline));
33 static inline int node_id(void) __attribute__((always_inline));
34 static inline int core_id_early(void) __attribute__((always_inline));
35 static inline void cache_flush(void) __attribute__((always_inline));
36 static inline void reboot(void)
37               __attribute__((always_inline)) __attribute__((noreturn));
38
39 /* in trap.c */
40 void send_ipi(uint32_t os_coreid, uint8_t vector);
41 /* in cpuinfo.c */
42 void print_cpuinfo(void);
43 void show_mapping(uintptr_t start, size_t size);
44 int vendor_id(char *);
45
46 /* declared in smp.c */
47 extern int hw_coreid_lookup[MAX_NUM_CPUS];
48 extern int os_coreid_lookup[MAX_NUM_CPUS];
49
50 static inline void breakpoint(void)
51 {
52         asm volatile("int3");
53 }
54
55 static inline void invlpg(void *addr)
56
57         asm volatile("invlpg (%0)" : : "r" (addr) : "memory");
58 }  
59
60 static inline void tlbflush(void)
61 {
62         unsigned long cr3;
63         asm volatile("mov %%cr3,%0" : "=r" (cr3));
64         asm volatile("mov %0,%%cr3" : : "r" (cr3));
65 }
66
67 static inline void icache_flush_page(void *va, void *kva)
68 {
69         // x86 handles self-modifying code (mostly) without SW support
70 }
71
72 static inline uint64_t read_tsc(void)
73 {
74         uint32_t edx, eax;
75         asm volatile("rdtsc" : "=d"(edx), "=a"(eax));
76         return (uint64_t)edx << 32 | eax;
77 }
78
79 /* non-core-id reporting style (it is in ecx) */
80 static inline uint64_t read_tscp(void)
81 {
82         uint32_t edx, eax;
83         asm volatile("rdtscp" : "=d"(edx), "=a"(eax) : : X86_REG_CX);
84         return (uint64_t)edx << 32 | eax;
85 }
86
87 /* Check out k/a/x86/rdtsc_test.c for more info */
88 static inline uint64_t read_tsc_serialized(void)
89 {
90         asm volatile("lfence" ::: "memory");    /* mfence on amd? */
91         return read_tsc();
92 }
93
94 static inline void enable_irq(void)
95 {
96         asm volatile("sti");
97 }
98
99 static inline void disable_irq(void)
100 {
101         asm volatile("cli");
102 }
103
104 static inline void enable_irqsave(int8_t *state)
105 {
106         // *state tracks the number of nested enables and disables
107         // initial value of state: 0 = first run / no favorite
108         // > 0 means more enabled calls have been made
109         // < 0 means more disabled calls have been made
110         // Mostly doing this so we can call disable_irqsave first if we want
111
112         // one side or another "gets a point" if interrupts were already the
113         // way it wanted to go.  o/w, state stays at 0.  if the state was not 0
114         // then, enabling/disabling isn't even an option.  just increment/decrement
115
116         // if enabling is winning or tied, make sure it's enabled
117         if ((*state == 0) && !irq_is_enabled())
118                 enable_irq();
119         else
120                 (*state)++;
121 }
122
123 static inline void disable_irqsave(int8_t *state)
124 {
125         if ((*state == 0) && irq_is_enabled())
126                 disable_irq();
127         else 
128                 (*state)--;
129 }
130
131 static inline void cpu_relax(void)
132 {
133         __cpu_relax();
134 }
135
136 /* This doesn't atomically enable interrupts and then halt, like we want, so
137  * x86 needs to use a custom helper in the irq handler in trap.c. */
138 static inline void cpu_halt(void)
139 {
140         asm volatile("sti; hlt" : : : "memory");
141 }
142
143 static inline void clflush(uintptr_t* addr)
144 {
145         asm volatile("clflush %0" : : "m"(*addr));
146 }
147
148 static inline int irq_is_enabled(void)
149 {
150         return read_flags() & FL_IF;
151 }
152
153 /* os_coreid -> hw_coreid */
154 static inline int get_hw_coreid(uint32_t coreid)
155 {
156         return hw_coreid_lookup[coreid];
157 }
158
159 static inline int hw_core_id(void)
160 {
161         return lapic_get_id();
162 }
163
164 /* hw_coreid -> os_coreid */
165 static inline int get_os_coreid(int hw_coreid)
166 {
167         return os_coreid_lookup[hw_coreid];
168 }
169
170 static inline int node_id(void)
171 {
172         return 0;
173 }
174
175 #ifdef CONFIG_FAST_COREID
176 static inline int core_id(void)
177 {
178         int ret;
179         asm volatile ("rdtscp" : "=c"(ret) : : "eax", "edx");
180         return ret;
181 }
182 #else
183 /* core_id() returns the OS core number, not to be confused with the
184  * hardware-specific core identifier (such as the lapic id) returned by
185  * hw_core_id() */
186 static inline int core_id(void)
187 {
188         return get_os_coreid(hw_core_id());
189 }
190 #endif /* CONFIG_FAST_COREID */
191
192 static inline int core_id_early(void)
193 {
194         if (!core_id_ready)
195                 return 0;
196         return core_id();
197 }
198
199 static inline void cache_flush(void)
200 {
201         wbinvd();
202 }
203
204 static inline void reboot(void)
205 {
206         outb(0x92, 0x3);
207         asm volatile ("mov $0, %"X86_REG_SP"; int $0");
208         while (1);
209 }
210
211 #endif /* !ROS_INC_ARCH_H */