Remove the BUILD_INFO_FILE variable
[akaros.git] / kern / arch / x86 / apic.c
1 /*
2  * Copyright (c) 2009 The Regents of the University of California
3  * Barret Rhoden <brho@cs.berkeley.edu>
4  * See LICENSE for details.
5  */
6
7 #include <arch/mmu.h>
8 #include <arch/x86.h>
9 #include <arch/arch.h>
10 #include <arch/apic.h>
11 #include <trap.h>
12 #include <time.h>
13 #include <assert.h>
14 #include <stdio.h>
15 #include <bitmask.h>
16 #include <arch/topology.h>
17 #include <ros/procinfo.h>
18
19 bool lapic_check_spurious(int trap_nr)
20 {
21         /* FYI: lapic_spurious is 255 on qemu and 15 on the nehalem..  We actually
22          * can set bits 4-7, and P6s have 0-3 hardwired to 0.  YMMV.  NxM seems to
23          * say the lower 3 bits are usually 1.  We'll see if the assert trips.
24          *
25          * The SDM recommends not using the spurious vector for any other IRQs (LVT
26          * or IOAPIC RTE), since the handlers don't send an EOI.  However, our check
27          * here allows us to use the vector since we can tell the diff btw a
28          * spurious and a real IRQ. */
29         assert(IdtLAPIC_SPURIOUS == (apicrget(MSR_LAPIC_SPURIOUS) & 0xff));
30         /* Note the lapic's vectors are not shifted by an offset. */
31         if ((trap_nr == IdtLAPIC_SPURIOUS) &&
32              !lapic_get_isr_bit(IdtLAPIC_SPURIOUS)) {
33                 /* i'm still curious about these */
34                 printk("Spurious LAPIC irq %d, core %d!\n", IdtLAPIC_SPURIOUS,
35                        core_id());
36                 lapic_print_isr();
37                 return TRUE;
38         }
39         return FALSE;
40 }
41
42 /* Debugging helper.  Note the ISR/IRR are 32 bits at a time, spaced every 16
43  * bytes in the LAPIC address space. */
44 void lapic_print_isr(void)
45 {
46         printk("LAPIC ISR on core %d\n--------------\n", core_id());
47         for (int i = 7; i >= 0; i--)
48                 printk("%3d-%3d: %p\n", (i + 1) * 32 - 1, i * 32,
49                         apicrget(MSR_LAPIC_ISR_START + i));
50         printk("LAPIC IRR on core %d\n--------------\n", core_id());
51         for (int i = 7; i >= 0; i--)
52                 printk("%3d-%3d: %p\n", (i + 1) * 32 - 1, i * 32,
53                         apicrget(MSR_LAPIC_IRR_START + i));
54 }
55
56 /* Returns TRUE if the bit 'vector' is set in the LAPIC ISR or IRR (whatever you
57  * pass in.  These registers consist of 8, 32 byte registers spaced every 16
58  * bytes from the base in the LAPIC. */
59 static bool __lapic_get_isrr_bit(unsigned long base, uint8_t vector)
60 {
61         int which_reg = vector >> 5;    /* 32 bits per reg */
62         uintptr_t lapic_reg = base + which_reg;
63
64         return (apicrget(lapic_reg) & (1 << (vector % 32)) ? 1 : 0);
65 }
66
67 bool lapic_get_isr_bit(uint8_t vector)
68 {
69         return __lapic_get_isrr_bit(MSR_LAPIC_ISR_START, vector);
70 }
71
72 bool lapic_get_irr_bit(uint8_t vector)
73 {
74         return __lapic_get_isrr_bit(MSR_LAPIC_IRR_START, vector);
75 }
76
77 void lapic_mask_irq(struct irq_handler *unused, int apic_vector)
78 {
79         uintptr_t mm_reg;
80         if (apic_vector < IdtLAPIC || IdtLAPIC + 4 < apic_vector) {
81                 warn("Bad apic vector %d\n", apic_vector);
82                 return;
83         }
84         mm_reg = MSR_LAPIC_LVT_TIMER + (apic_vector - IdtLAPIC);
85         apicrput(mm_reg, apicrget(mm_reg) | LAPIC_LVT_MASK);
86 }
87
88 void lapic_unmask_irq(struct irq_handler *unused, int apic_vector)
89 {
90         uintptr_t mm_reg;
91         if (apic_vector < IdtLAPIC || IdtLAPIC + 4 < apic_vector) {
92                 warn("Bad apic vector %d\n", apic_vector);
93                 return;
94         }
95         mm_reg = MSR_LAPIC_LVT_TIMER + (apic_vector - IdtLAPIC);
96         apicrput(mm_reg, apicrget(mm_reg) & ~LAPIC_LVT_MASK);
97 }
98
99 /* This works for any interrupt that goes through the LAPIC, but not things like
100  * ExtInts.  To prevent abuse, we'll use it just for IPIs for now (which only
101  * come via the APIC).
102  *
103  * We only check the ISR, due to how we send EOIs.  Since we don't send til
104  * after handlers return, the ISR will show pending for the current IRQ.  It is
105  * the EOI that clears the bit from the ISR. */
106 bool ipi_is_pending(uint8_t vector)
107 {
108         return lapic_get_isr_bit(vector);
109 }
110
111 /*
112  * Sets the LAPIC timer to go off after a certain number of ticks.  The primary
113  * clock freq is actually the bus clock, which we figure out during timer_init
114  * Unmasking is implied.  Ref SDM, 3A, 9.6.4
115  */
116 void __lapic_set_timer(uint32_t ticks, uint8_t vec, bool periodic, uint8_t div)
117 {
118 #ifdef CONFIG_LOUSY_LAPIC_TIMER
119         /* qemu without kvm seems to delay timer IRQs on occasion, and needs extra
120          * IRQs from any source to get them delivered.  periodic does the trick. */
121         periodic = TRUE;
122 #endif
123         // clears bottom bit and then set divider
124         apicrput(MSR_LAPIC_DIVIDE_CONFIG_REG,
125                  (apicrget(MSR_LAPIC_DIVIDE_CONFIG_REG) & ~0xf) | (div & 0xf));
126         // set LVT with interrupt handling information.  also unmasks.
127         apicrput(MSR_LAPIC_LVT_TIMER, vec | (periodic << 17));
128         apicrput(MSR_LAPIC_INITIAL_COUNT, ticks);
129         // For debugging when we expand this
130         //cprintf("LAPIC LVT Timer: 0x%08x\n", apicrget(MSR_LAPIC_LVT_TIMER));
131         //cprintf("LAPIC Init Count: 0x%08x\n", apicrget(MSR_LAPIC_INITIAL_COUNT));
132         //cprintf("LAPIC Current Count: 0x%08x\n",
133         //        apicrget(MSR_LAPIC_CURRENT_COUNT));
134 }
135
136 void lapic_set_timer(uint32_t usec, bool periodic)
137 {
138         /* If we overflowed a uint32, send in the max timer possible.  The lapic can
139          * only handle a 32 bit.  We could muck with changing the divisor, but even
140          * then, we might not be able to match 4000 sec (based on the bus speed).
141          * The kernel alarm code can handle spurious timer interrupts, so we just
142          * set the timer for as close as we can get to the desired time. */
143         uint64_t ticks64 = (usec * __proc_global_info.bus_freq)
144                            / LAPIC_TIMER_DIVISOR_VAL / 1000000;
145         uint32_t ticks32 = ((ticks64 >> 32) ? 0xffffffff : ticks64);
146         assert(ticks32 > 0);
147         __lapic_set_timer(ticks32, IdtLAPIC_TIMER, periodic,
148                           LAPIC_TIMER_DIVISOR_BITS);
149 }
150
151 uint32_t lapic_get_default_id(void)
152 {
153         uint32_t ebx;
154         cpuid(0x1, 0x0, 0, &ebx, 0, 0);
155         // p6 family only uses 4 bits here, and 0xf is reserved for the IOAPIC
156         return (ebx & 0xFF000000) >> 24;
157 }