Compiles with GCC
[akaros.git] / kern / arch / sparc / sparc.h
1 #ifndef ROS_INC_SPARC_H
2 #define ROS_INC_SPARC_H
3
4 #define CORE_ID_REG     %asr15
5 #define NUM_CORES_REG   %asr14
6 #define MEMSIZE_MB_REG  %asr13
7
8 #define PSR_CWP         0x0000001F
9 #define PSR_ET          0x00000020
10 #define PSR_PS          0x00000040
11 #define PSR_S           0x00000080
12 #define PSR_PIL         0x00000F00
13 #define PSR_EF          0x00001000
14 #define PSR_EC          0x00002000
15 #define PSR_RESERVED    0x000FC000
16 #define PSR_ICC         0x00F00000
17 #define PSR_VER         0x0F000000
18 #define PSR_IMPL        0xF0000000
19
20 #ifndef __ASSEMBLER__
21
22 #define STR(arg) #arg
23 #define XSTR(arg) STR(arg)
24
25 #include <ros/common.h>
26 #include <trap.h>
27 #include <arch/frontend.h>
28
29 static __inline uint32_t read_psr(void) __attribute__((always_inline));
30 static __inline uint32_t read_wim(void) __attribute__((always_inline));
31 static __inline uint32_t read_tbr(void) __attribute__((always_inline));
32 static __inline uint32_t read_mmu_reg(uint32_t which) __attribute__((always_inline));
33 static __inline uint32_t read_y(void) __attribute__((always_inline));
34 static __inline uint32_t read_fsr(void) __attribute__((always_inline));
35 static __inline uint64_t read_perfctr(uint32_t which) __attribute__((always_inline));
36 static __inline void write_psr(uint32_t val) __attribute__((always_inline));
37 static __inline void write_wim(uint32_t val) __attribute__((always_inline));
38 static __inline void write_tbr(uint32_t val) __attribute__((always_inline));
39 static __inline void write_mmu_reg(uint32_t which, uint32_t val) __attribute__((always_inline));
40 static __inline void write_y(uint32_t val) __attribute__((always_inline));
41 static __inline void write_fsr(uint32_t val) __attribute__((always_inline));
42 static __inline uint32_t memsize_mb(void) __attribute__((always_inline));
43 static __inline uint32_t mmu_probe(uint32_t va) __attribute__((always_inline));
44
45 void flush_windows();
46
47 #define store_alternate(addr,asi,data) ({ uint32_t __my_addr = (addr); uint32_t __my_data = (data); __asm__ __volatile__ ("sta %0,[%1] %2" : : "r"(__my_data),"r"(__my_addr),"i"(asi)); })
48 #define load_alternate(addr,asi) ({ uint32_t __my_addr = (addr); uint32_t __my_data; __asm__ __volatile__ ("lda [%1] %2,%0" : "=r"(__my_data) : "r"(__my_addr),"i"(asi)); __my_data; })
49
50 static __inline uint32_t
51 read_psr(void)
52 {
53         uint32_t reg;
54         asm volatile ("mov %%psr,%0" : "=r"(reg));
55         return reg;
56 }
57
58 static __inline uint32_t
59 read_wim(void)
60 {
61         uint32_t reg;
62         asm volatile ("mov %%wim,%0" : "=r"(reg));
63         return reg;
64 }
65
66 static __inline uint32_t
67 read_tbr(void)
68 {
69         uint32_t reg;
70         asm volatile ("mov %%tbr,%0" : "=r"(reg));
71         return reg;
72 }
73
74 static __inline uint32_t
75 read_mmu_reg(uint32_t which)
76 {
77         return load_alternate(which,4);
78 }
79
80 static __inline uint32_t
81 read_y(void)
82 {
83         uint32_t reg;
84         asm volatile ("mov %%y,%0" : "=r"(reg));
85         return reg;
86 }
87
88 static __inline uint32_t
89 read_fsr(void)
90 {
91         uint32_t reg;
92         asm volatile ("st %%fsr,%0" : "=m"(reg));
93         return reg;
94 }
95
96 static __inline uint64_t
97 read_perfctr(uint32_t which)
98 {
99         uint32_t hi,lo;
100         intptr_t addr = which<<3;
101         hi = load_alternate(addr,2);
102         lo = load_alternate(addr+4,2);
103         return (((uint64_t)hi) << 32) | lo;
104 }
105
106 static __inline void
107 write_psr(uint32_t val)
108 {
109         asm volatile ("mov %0,%%psr; nop;nop;nop" : : "r"(val) : "memory");
110 }
111
112 static __inline void
113 write_wim(uint32_t val)
114 {
115         asm volatile ("mov %0,%%wim; nop;nop;nop" : : "r"(val) : "memory");
116 }
117
118 static __inline void
119 write_tbr(uint32_t val)
120 {
121         asm volatile ("mov %0,%%tbr; nop;nop;nop" : : "r"(val) : "memory");
122 }
123
124 static __inline void
125 write_mmu_reg(uint32_t which, uint32_t val)
126 {
127         store_alternate(which,4,val);
128 }
129
130 static __inline void
131 write_y(uint32_t val)
132 {
133         asm volatile ("mov %0,%%y; nop;nop;nop" : : "r"(val) : "memory");
134 }
135
136 static __inline void
137 write_fsr(uint32_t val)
138 {
139         asm volatile ("ld %0,%%fsr; nop;nop;nop" : : "m"(val) : "memory");
140 }
141
142 static __inline uint32_t
143 memsize_mb(void)
144 {
145         uint32_t reg;
146         __asm__ __volatile__("mov %" XSTR(MEMSIZE_MB_REG) ",%0" : "=r"(reg));
147         return reg;
148 }
149
150 static __inline uint32_t
151 num_cores(void)
152 {
153         uint32_t reg;
154         __asm__ __volatile__("mov %" XSTR(NUM_CORES_REG) ",%0" : "=r"(reg));
155         return reg;
156 }
157
158 static __inline uint32_t
159 mmu_probe(uint32_t va)
160 {
161         return load_alternate(va & ~0xFFF | 0x400, 3);
162 }
163
164 #endif /* !__ASSEMBLER__ */
165
166 #endif /* !ROS_INC_X86_H */