Merged in all of the recent changes for compiling on sparc
[akaros.git] / kern / arch / sparc / atomic.h
1 #ifndef ROS_INCLUDE_ATOMIC_H
2 #define ROS_INCLUDE_ATOMIC_H
3
4 #include <ros/common.h>
5
6 #define mb() {rmb(); wmb();}
7 #define rmb()
8 #define wmb() ({ asm volatile("stbar"); })
9 /* Force a wmb, used in cases where an IPI could beat a write, even though
10  * write-orderings are respected.  (Used by x86) */
11 #define wmb_f() wmb()
12
13 typedef volatile uint32_t spinlock_t;
14
15 // atomic_t is void*, so we can't accidentally dereference it
16 typedef void* atomic_t;
17
18 static inline void atomic_init(atomic_t* number, int32_t val);
19 static inline int32_t atomic_read(atomic_t* number);
20 static inline void atomic_set(atomic_t* number, int32_t val);
21 static inline void atomic_add(atomic_t* number, int32_t inc);
22 static inline void atomic_inc(atomic_t* number);
23 static inline void atomic_dec(atomic_t* number);
24 static inline void atomic_andb(volatile uint8_t RACY* number, uint8_t mask);
25 static inline uint32_t spin_trylock(spinlock_t*SAFE lock);
26 static inline void spin_lock(spinlock_t*SAFE lock);
27 static inline void spin_unlock(spinlock_t*SAFE lock);
28
29 /* Inlined functions declared above */
30
31 static inline void atomic_init(atomic_t* number, int32_t val)
32 {
33         val <<= 8;
34         asm volatile ("st %0,[%1]" : : "r"(val), "r"(number) : "memory");
35 }
36
37 static inline int32_t atomic_read(atomic_t* number)
38 {
39         int32_t val;
40         asm volatile ("ld [%1],%0" : "=r"(val) : "r"(number));
41         return val >> 8;
42 }
43
44 static inline void atomic_add(atomic_t* number, int32_t inc)
45 {
46         // this is pretty clever.  the lower 8 bits (i.e byte 3)
47         // of the atomic_t serve as a spinlock.  let's acquire it.
48         { TRUSTEDBLOCK spin_lock((spinlock_t*)number); }
49
50         // compute new counter value.
51         inc += atomic_read(number);
52
53         // set the new counter value.  the lock is cleared (for free)
54         atomic_init(number,inc);
55 }
56
57 static inline void atomic_set(atomic_t* number, int32_t val)
58 {
59         // this works basically the same as atomic_add... but without the add
60         spin_lock((spinlock_t*)number);
61         atomic_init(number,val);
62 }
63
64 static inline void atomic_inc(atomic_t* number)
65 {
66         atomic_add(number,1);
67 }
68
69 static inline void atomic_dec(atomic_t* number)
70 {
71         atomic_add(number,-1);
72 }
73
74 static inline void atomic_andb(volatile uint8_t RACY*number, uint8_t mask)
75 {
76        // asm volatile("lock andb %1,%0" : "=m"(*number) : "r"(mask) : "cc");
77       // SARAH TODO: change to sparc
78 }
79
80
81 static inline uint32_t spin_trylock(spinlock_t*SAFE lock)
82 {
83         uint32_t reg;
84         asm volatile("ldstub [%1+3],%0" : "=r"(reg) : "r"(lock) : "memory");
85         return reg;
86 }
87
88 static inline uint32_t spin_locked(spinlock_t*SAFE lock)
89 {
90         uint32_t reg;
91         asm volatile("ldub [%1+3],%0" : "=r"(reg) : "r"(lock));
92         return reg;
93 }
94
95 static inline void spin_lock(spinlock_t*SAFE lock)
96 {
97         while(spin_trylock(lock))
98                 while(spin_locked(lock));
99 }
100
101 static inline void spin_unlock(spinlock_t*SAFE lock)
102 {
103         wmb();
104         asm volatile("stub %%g0,[%0+3]" : : "r"(lock) : "memory");
105 }
106
107 #endif /* !ROS_INCLUDE_ATOMIC_H */