for RISC-V, emulate missing fdiv/fsqrt instructions
[akaros.git] / kern / arch / riscv / trap.h
1 #ifndef ROS_ARCH_TRAP_H
2 #define ROS_ARCH_TRAP_H
3
4 #ifdef __riscv64
5 # define SIZEOF_TRAPFRAME_T (36*8)
6 #else
7 # define SIZEOF_TRAPFRAME_T (36*4)
8 #endif
9
10 #ifndef __ASSEMBLER__
11
12 #include <ros/arch/trapframe.h>
13 #include <arch/arch.h>
14
15 static inline bool in_kernel(struct trapframe *tf)
16 {
17         return tf->sr & SR_PS;
18 }
19
20 static inline void __attribute__((always_inline))
21 set_stack_pointer(uintptr_t sp)
22 {
23         asm volatile("move sp, %0" : : "r"(sp) : "memory");
24 }
25
26 /* Save's the current kernel context into tf, setting the PC to the end of this
27  * function.  Note the kernel doesn't need to save a lot.
28  * Implemented with extern function to cause compiler to clobber most regs. */
29 static inline void save_kernel_tf(struct trapframe *tf)
30 {
31   extern void save_kernel_tf_asm(struct trapframe*);
32         save_kernel_tf_asm(tf);
33 }
34
35 void handle_trap(struct trapframe *tf);
36 int emulate_fpu(struct trapframe *tf);
37
38 #endif
39
40 #endif