RISC-V port mostly links now
[akaros.git] / kern / arch / riscv / ros / membar.h
1 #ifndef _ARCH_MEMBAR_H
2 #define _ARCH_MEMBAR_H
3
4 #define mb() __sync_synchronize()
5 #define rmb() mb()
6 #define wmb() mb()
7 /* Compiler memory barrier */
8 #define cmb() ({ asm volatile("" ::: "memory"); })
9 /* Force a wmb, used in cases where an IPI could beat a write, even though
10  * write-orderings are respected. */
11 #define wmb_f() mb()
12
13 #endif