VMM: Clean up per-cpu VMCS state
[akaros.git] / kern / arch / riscv / pcr.h
1 #pragma once
2
3 #define SR_ET    0x00000001
4 #define SR_EF    0x00000002
5 #define SR_EV    0x00000004
6 #define SR_EC    0x00000008
7 #define SR_PS    0x00000010
8 #define SR_S     0x00000020
9 #define SR_U64   0x00000040
10 #define SR_S64   0x00000080
11 #define SR_VM    0x00000100
12 #define SR_IM    0x00FF0000
13 #define SR_IP    0xFF000000
14 #define SR_ZERO  ~(SR_ET|SR_EF|SR_EV|SR_EC|SR_PS|SR_S|SR_U64|SR_S64|SR_VM|SR_IM|SR_IP)
15 #define SR_IM_SHIFT 16
16 #define SR_IP_SHIFT 24
17
18 #define PCR_SR       0
19 #define PCR_EPC      1
20 #define PCR_BADVADDR 2
21 #define PCR_EVEC     3
22 #define PCR_COUNT    4
23 #define PCR_COMPARE  5
24 #define PCR_CAUSE    6
25 #define PCR_PTBR     7
26 #define PCR_SEND_IPI 8
27 #define PCR_CLR_IPI  9
28 #define PCR_COREID   10
29 #define PCR_IMPL     11
30 #define PCR_K0       12
31 #define PCR_K1       13
32 #define PCR_VECBANK  18
33 #define PCR_VECCFG   19
34 #define PCR_RESET    29
35 #define PCR_TOHOST   30
36 #define PCR_FROMHOST 31
37
38 #define IRQ_IPI   5
39 #define IRQ_HOST  6
40 #define IRQ_TIMER 7
41
42 #define CAUSE_MISALIGNED_FETCH 0
43 #define CAUSE_FAULT_FETCH 1
44 #define CAUSE_ILLEGAL_INSTRUCTION 2
45 #define CAUSE_PRIVILEGED_INSTRUCTION 3
46 #define CAUSE_FP_DISABLED 4
47 #define CAUSE_SYSCALL 6
48 #define CAUSE_BREAKPOINT 7
49 #define CAUSE_MISALIGNED_LOAD 8
50 #define CAUSE_MISALIGNED_STORE 9
51 #define CAUSE_FAULT_LOAD 10
52 #define CAUSE_FAULT_STORE 11
53 #define CAUSE_VECTOR_DISABLED 12
54 #define CAUSE_VECTOR_BANK 13
55
56 #define CAUSE_VECTOR_MISALIGNED_FETCH 24
57 #define CAUSE_VECTOR_FAULT_FETCH 25
58 #define CAUSE_VECTOR_ILLEGAL_INSTRUCTION 26
59 #define CAUSE_VECTOR_ILLEGAL_COMMAND 27
60 #define CAUSE_VECTOR_MISALIGNED_LOAD 28
61 #define CAUSE_VECTOR_MISALIGNED_STORE 29
62 #define CAUSE_VECTOR_FAULT_LOAD 30
63 #define CAUSE_VECTOR_FAULT_STORE 31
64
65 #ifdef __riscv
66
67 #define ASM_CR(r)   _ASM_CR(r)
68 #define _ASM_CR(r)  cr##r
69
70 #ifndef __ASSEMBLER__
71
72 #define mtpcr(reg,val) ({ long __tmp = (long)(val), __tmp2; \
73           asm volatile ("mtpcr %0,%1,cr%2" : "=r"(__tmp2) : "r"(__tmp),"i"(reg)); \
74           __tmp2; })
75
76 #define mfpcr(reg) ({ long __tmp; \
77           asm volatile ("mfpcr %0,cr%1" : "=r"(__tmp) : "i"(reg)); \
78           __tmp; })
79
80 #define setpcr(reg,val) ({ long __tmp; \
81           asm volatile ("setpcr %0,cr%2,%1" : "=r"(__tmp) : "i"(val), "i"(reg)); \
82           __tmp; })
83
84 #define clearpcr(reg,val) ({ long __tmp; \
85           asm volatile ("clearpcr %0,cr%2,%1" : "=r"(__tmp) : "i"(val), "i"(reg)); \
86           __tmp; })
87
88 #endif
89
90 #endif