Procdata uses user_contexts (XCC)
[akaros.git] / kern / arch / riscv / arch.h
1 #ifndef ROS_INC_ARCH_H
2 #define ROS_INC_ARCH_H
3
4 #include <ros/arch/arch.h>
5 #include <arch/mmu.h>
6 #include <ros/common.h>
7 #include <ros/arch/membar.h>
8 #include <arch/riscv.h>
9 #include <arch/time.h>
10
11 /* Arch Constants */
12 #define ARCH_CL_SIZE 64
13
14 #ifdef __riscv64
15 # define KERN64
16 #endif
17
18 void print_cpuinfo(void);
19 void show_mapping(uintptr_t start, size_t size);
20 void backtrace(void);
21
22 static __inline void
23 breakpoint(void)
24 {
25         asm volatile ("break");
26 }
27
28 static __inline void
29 tlbflush(void)
30 {
31         lcr3(rcr3());
32 }
33
34 static __inline void 
35 invlpg(void *addr)
36
37         tlbflush();
38 }
39
40 static __inline void
41 icache_flush_page(void* va, void* kva)
42 {
43         asm volatile ("fence.i");
44 }
45
46 static __inline uint64_t
47 read_tsc(void)
48 {
49         unsigned long t;
50         asm volatile ("rdtime %0" : "=r"(t));
51         return t;
52 }
53
54 /* Continuing the poor tradition of x86 opcode functions... */
55 static __inline uint64_t
56 read_tscp(void)
57 {
58         return read_tsc();
59 }
60
61 static __inline uint64_t 
62 read_tsc_serialized(void)
63 {
64         mb();
65         return read_tsc();
66 }
67
68 static __inline uintptr_t
69 enable_irq(void)
70 {
71         return setpcr(PCR_SR, SR_ET);
72 }
73
74 static __inline uintptr_t
75 disable_irq(void)
76 {
77         return clearpcr(PCR_SR, SR_ET);
78 }
79
80 static __inline void
81 restore_irq(uintptr_t val)
82 {
83         mtpcr(PCR_SR, val);
84 }
85
86 static __inline int
87 irq_is_enabled(void)
88 {
89         return mfpcr(PCR_SR) & SR_ET;
90 }
91
92 static __inline void
93 enable_irqsave(int8_t* state)
94 {
95         // *state tracks the number of nested enables and disables
96         // initial value of state: 0 = first run / no favorite
97         // > 0 means more enabled calls have been made
98         // < 0 means more disabled calls have been made
99         // Mostly doing this so we can call disable_irqsave first if we want
100
101         // one side or another "gets a point" if interrupts were already the
102         // way it wanted to go.  o/w, state stays at 0.  if the state was not 0
103         // then, enabling/disabling isn't even an option.  just increment/decrement
104
105         // if enabling is winning or tied, make sure it's enabled
106         if ((*state == 0) && !irq_is_enabled())
107                 enable_irq();
108         else
109                 (*state)++;
110 }
111
112 static __inline void
113 disable_irqsave(int8_t* state)
114 {
115         if ((*state == 0) && irq_is_enabled())
116                 disable_irq();
117         else 
118                 (*state)--;
119 }
120
121 static __inline void
122 cpu_relax(void)
123 {
124   for(int i = 0; i < 100; i++)
125           asm ("nop");
126 }
127
128 static __inline void
129 clflush(uintptr_t* addr)
130 {
131 }
132
133 /* os_coreid -> hw_coreid */
134 static __inline int
135 get_hw_coreid(int coreid)
136 {
137   return coreid;
138 }
139
140 static __inline int
141 hw_core_id(void)
142 {
143   return mfpcr(PCR_COREID);
144 }
145
146 /* hw_coreid -> os_coreid */
147 static __inline int
148 get_os_coreid(int hw_coreid)
149 {
150         return hw_coreid;
151 }
152
153 /* core_id() returns the OS core number, not to be confused with the
154  * hardware-specific core identifier (such as the lapic id) returned by
155  * hw_core_id() */
156 static __inline int
157 core_id(void)
158 {
159         return get_os_coreid(hw_core_id());
160 }
161
162 static __inline void
163 cache_flush(void)
164 {
165 }
166
167 static __inline void
168 reboot(void)
169 {
170         extern void cputchar(int ch);
171         cputchar(0);
172 }
173
174 extern void cpu_halt(void);
175
176 #endif /* !ROS_INC_ARCH_H */