x86: Stores core 0's stack as a KVA
[akaros.git] / kern / arch / i686 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22
23 taskstate_t RO ts;
24
25 /* Interrupt descriptor table.  (Must be built at run time because
26  * shifted function addresses can't be represented in relocation records.)
27  */
28 // Aligned on an 8 byte boundary (SDM V3A 5-13)
29 gatedesc_t __attribute__ ((aligned (8))) (RO idt)[256] = { { 0 } };
30 pseudodesc_t RO idt_pd = {
31         sizeof(idt) - 1, (uint32_t) idt
32 };
33
34 /* global handler table, used by core0 (for now).  allows the registration
35  * of functions to be called when servicing an interrupt.  other cores
36  * can set up their own later.
37  */
38 #ifdef __IVY__
39 #pragma cilnoremove("iht_lock")
40 #endif
41 spinlock_t iht_lock;
42 handler_t TP(TV(t)) LCKD(&iht_lock) (RO interrupt_handlers)[NUM_INTERRUPT_HANDLERS];
43
44 static const char *NTS trapname(int trapno)
45 {
46     // zra: excnames is SREADONLY because Ivy doesn't trust const
47         static const char *NT const (RO excnames)[] = {
48                 "Divide error",
49                 "Debug",
50                 "Non-Maskable Interrupt",
51                 "Breakpoint",
52                 "Overflow",
53                 "BOUND Range Exceeded",
54                 "Invalid Opcode",
55                 "Device Not Available",
56                 "Double Fault",
57                 "Coprocessor Segment Overrun",
58                 "Invalid TSS",
59                 "Segment Not Present",
60                 "Stack Fault",
61                 "General Protection",
62                 "Page Fault",
63                 "(unknown trap)",
64                 "x87 FPU Floating-Point Error",
65                 "Alignment Check",
66                 "Machine-Check",
67                 "SIMD Floating-Point Exception"
68         };
69
70         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
71                 return excnames[trapno];
72         if (trapno == T_SYSCALL)
73                 return "System call";
74         return "(unknown trap)";
75 }
76
77 /* Set stacktop for the current core to be the stack the kernel will start on
78  * when trapping/interrupting from userspace.  Don't use this til after
79  * smp_percpu_init().  We can probably get the TSS by reading the task register
80  * and then the GDT.  Still, it's a pain. */
81 void set_stack_top(uintptr_t stacktop)
82 {
83         struct per_cpu_info *pcpu = &per_cpu_info[core_id()];
84         /* No need to reload the task register, this takes effect immediately */
85         pcpu->tss->ts_esp0 = stacktop;
86 }
87
88 /* Note the check implies we only are on a one page stack (or the first page) */
89 uintptr_t get_stack_top(void)
90 {
91         uintptr_t stacktop = per_cpu_info[core_id()].tss->ts_esp0;
92         assert(stacktop == ROUNDUP(read_esp(), PGSIZE));
93         return stacktop;
94 }
95
96 void
97 idt_init(void)
98 {
99         extern segdesc_t (RO gdt)[];
100
101         // This table is made in trapentry.S by each macro in that file.
102         // It is layed out such that the ith entry is the ith's traphandler's
103         // (uint32_t) trap addr, then (uint32_t) trap number
104         struct trapinfo { uint32_t trapaddr; uint32_t trapnumber; };
105         extern struct trapinfo (BND(__this,trap_tbl_end) RO trap_tbl)[];
106         extern struct trapinfo (SNT RO trap_tbl_end)[];
107         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
108         extern void ISR_default(void);
109
110         // set all to default, to catch everything
111         for(i = 0; i < 256; i++)
112                 ROSETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
113
114         // set all entries that have real trap handlers
115         // we need to stop short of the last one, since the last is the default
116         // handler with a fake interrupt number (500) that is out of bounds of
117         // the idt[]
118         // if we set these to trap gates, be sure to handle the IRQs separately
119         // and we might need to break our pretty tables
120         for(i = 0; i < trap_tbl_size - 1; i++)
121                 ROSETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
122
123         // turn on syscall handling and other user-accessible ints
124         // DPL 3 means this can be triggered by the int instruction
125         // STS_TG32 sets the IDT type to a Trap Gate (interrupts enabled)
126         idt[T_SYSCALL].gd_dpl = SINIT(3);
127         idt[T_SYSCALL].gd_type = SINIT(STS_TG32);
128         idt[T_BRKPT].gd_dpl = SINIT(3);
129
130         /* Setup a TSS so that we get the right stack when we trap to the kernel.
131          * We need to use the KVA for stacktop, and not the memlayout virtual
132          * address, so we can free it later (and check for other bugs). */
133         pte_t *pte = pgdir_walk(boot_pgdir, (void*)KSTACKTOP - PGSIZE, 0);
134         uintptr_t stacktop_kva = (uintptr_t)ppn2kva(PTE2PPN(*pte)) + PGSIZE;
135         ts.ts_esp0 = stacktop_kva;
136         ts.ts_ss0 = SINIT(GD_KD);
137
138         // Initialize the TSS field of the gdt.
139         SEG16ROINIT(gdt[GD_TSS >> 3],STS_T32A, (uint32_t)(&ts),sizeof(taskstate_t),0);
140         //gdt[GD_TSS >> 3] = (segdesc_t)SEG16(STS_T32A, (uint32_t) (&ts),
141         //                                 sizeof(taskstate_t), 0);
142         gdt[GD_TSS >> 3].sd_s = SINIT(0);
143
144         // Load the TSS
145         ltr(GD_TSS);
146
147         // Load the IDT
148         asm volatile("lidt idt_pd");
149
150         // This will go away when we start using the IOAPIC properly
151         pic_remap();
152         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
153         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
154         // mask it to shut it up for now
155         mask_lapic_lvt(LAPIC_LVT_LINT0);
156         // and turn it on
157         lapic_enable();
158         /* register the generic timer_interrupt() handler for the per-core timers */
159         register_interrupt_handler(interrupt_handlers, LAPIC_TIMER_DEFAULT_VECTOR,
160                                    timer_interrupt, NULL);
161 }
162
163 void
164 print_regs(push_regs_t *regs)
165 {
166         cprintf("  edi  0x%08x\n", regs->reg_edi);
167         cprintf("  esi  0x%08x\n", regs->reg_esi);
168         cprintf("  ebp  0x%08x\n", regs->reg_ebp);
169         cprintf("  oesp 0x%08x\n", regs->reg_oesp);
170         cprintf("  ebx  0x%08x\n", regs->reg_ebx);
171         cprintf("  edx  0x%08x\n", regs->reg_edx);
172         cprintf("  ecx  0x%08x\n", regs->reg_ecx);
173         cprintf("  eax  0x%08x\n", regs->reg_eax);
174 }
175
176 void
177 print_trapframe(trapframe_t *tf)
178 {
179         static spinlock_t ptf_lock;
180
181         spin_lock_irqsave(&ptf_lock);
182         printk("TRAP frame at %p on core %d\n", tf, core_id());
183         print_regs(&tf->tf_regs);
184         printk("  gs   0x----%04x\n", tf->tf_gs);
185         printk("  fs   0x----%04x\n", tf->tf_fs);
186         printk("  es   0x----%04x\n", tf->tf_es);
187         printk("  ds   0x----%04x\n", tf->tf_ds);
188         printk("  trap 0x%08x %s\n", tf->tf_trapno, trapname(tf->tf_trapno));
189         printk("  err  0x%08x\n", tf->tf_err);
190         printk("  eip  0x%08x\n", tf->tf_eip);
191         printk("  cs   0x----%04x\n", tf->tf_cs);
192         printk("  flag 0x%08x\n", tf->tf_eflags);
193         /* Prevents us from thinking these mean something for nested interrupts. */
194         if (tf->tf_cs != GD_KT) {
195                 printk("  esp  0x%08x\n", tf->tf_esp);
196                 printk("  ss   0x----%04x\n", tf->tf_ss);
197         }
198         spin_unlock_irqsave(&ptf_lock);
199 }
200
201 static void
202 trap_dispatch(trapframe_t *tf)
203 {
204         // Handle processor exceptions.
205         switch(tf->tf_trapno) {
206                 case T_BRKPT:
207                         monitor(tf);
208                         break;
209                 case T_PGFLT:
210                         page_fault_handler(tf);
211                         break;
212                 case T_SYSCALL:
213                         // check for userspace, for now
214                         assert(tf->tf_cs != GD_KT);
215                         struct per_cpu_info* coreinfo = &per_cpu_info[core_id()];
216                         coreinfo->cur_ret.returnloc = &(tf->tf_regs.reg_eax);
217                         coreinfo->cur_ret.errno_loc = &(tf->tf_regs.reg_esi);
218                         // syscall code wants an edible reference for current
219                         kref_get(&coreinfo->cur_proc->kref, 1);
220                         tf->tf_regs.reg_eax =
221                                 syscall(coreinfo->cur_proc, tf->tf_regs.reg_eax, tf->tf_regs.reg_edx,
222                                         tf->tf_regs.reg_ecx, tf->tf_regs.reg_ebx,
223                                         tf->tf_regs.reg_edi, tf->tf_regs.reg_esi);
224                         kref_put(&coreinfo->cur_proc->kref);
225                         break;
226                 default:
227                         // Unexpected trap: The user process or the kernel has a bug.
228                         print_trapframe(tf);
229                         if (tf->tf_cs == GD_KT)
230                                 panic("Damn Damn!  Unhandled trap in the kernel!");
231                         else {
232                                 warn("Unexpected trap from userspace");
233                                 kref_get(&current->kref, 1);
234                                 proc_destroy(current);
235                                 return;
236                         }
237         }
238         return;
239 }
240
241 void
242 env_push_ancillary_state(env_t* e)
243 {
244         // TODO: (HSS) handle silly state (don't really want this per-process)
245         // Here's where you'll save FP/MMX/XMM regs
246 }
247
248 void
249 env_pop_ancillary_state(env_t* e)
250 {
251         // Here's where you'll restore FP/MMX/XMM regs
252 }
253
254 void trap(struct trapframe *tf)
255 {
256         printd("Incoming TRAP %d on core %d, TF at %p\n", tf->tf_trapno, core_id(),
257                tf);
258         /* Note we are not preemptively saving the TF in the env_tf.  We do maintain
259          * a reference to it in current_tf (a per-cpu pointer).
260          * In general, only save the tf and any silly state once you know it
261          * is necessary (blocking).  And only save it in env_tf when you know you
262          * are single core (PROC_RUNNING_S) */
263         if (!in_kernel(tf))
264                 set_current_tf(tf);
265         if ((tf->tf_cs & ~3) != GD_UT && (tf->tf_cs & ~3) != GD_KT) {
266                 print_trapframe(tf);
267                 panic("Trapframe with invalid CS!");
268         }
269         trap_dispatch(tf);
270         /* Return to the current process, which should be runnable.  If we're the
271          * kernel, we should just return naturally.  Note that current and tf need
272          * to still be okay (might not be after blocking) */
273         if (in_kernel(tf))
274                 return;
275         proc_restartcore(current, tf);
276         assert(0);
277 }
278
279 void irq_handler(struct trapframe *tf)
280 {
281         if (!in_kernel(tf))
282                 set_current_tf(tf);
283         //if (core_id())
284                 printd("Incoming IRQ, ISR: %d on core %d\n", tf->tf_trapno, core_id());
285
286         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
287
288         // determine the interrupt handler table to use.  for now, pick the global
289         handler_t TP(TV(t)) LCKD(&iht_lock) * handler_tbl = interrupt_handlers;
290
291         if (handler_tbl[tf->tf_trapno].isr != 0)
292                 handler_tbl[tf->tf_trapno].isr(tf, handler_tbl[tf->tf_trapno].data);
293         // if we're a general purpose IPI function call, down the cpu_list
294         if ((I_SMP_CALL0 <= tf->tf_trapno) && (tf->tf_trapno <= I_SMP_CALL_LAST))
295                 down_checklist(handler_wrappers[tf->tf_trapno & 0x0f].cpu_list);
296
297         // Send EOI.  might want to do this in assembly, and possibly earlier
298         // This is set up to work with an old PIC for now
299         // Convention is that all IRQs between 32 and 47 are for the PIC.
300         // All others are LAPIC (timer, IPIs, perf, non-ExtINT LINTS, etc)
301         // For now, only 235-255 are available
302         assert(tf->tf_trapno >= 32); // slows us down, but we should never have this
303
304 #ifndef __CONFIG_DISABLE_MPTABLES__
305         lapic_send_eoi();
306 #else
307         //Old PIC relatd code. Should be gone for good, but leaving it just incase.
308         if (tf->tf_trapno < 48)
309                 pic_send_eoi(tf->tf_trapno - PIC1_OFFSET);
310         else
311                 lapic_send_eoi();
312 #endif
313
314 }
315
316 void
317 register_interrupt_handler(handler_t TP(TV(t)) table[],
318                            uint8_t int_num, poly_isr_t handler, TV(t) data)
319 {
320         table[int_num].isr = handler;
321         table[int_num].data = data;
322 }
323
324 void page_fault_handler(struct trapframe *tf)
325 {
326         uint32_t fault_va = rcr2();
327         int prot = tf->tf_err & PF_ERROR_WRITE ? PROT_WRITE : PROT_READ;
328         int err;
329
330         /* TODO - handle kernel page faults */
331         if ((tf->tf_cs & 3) == 0) {
332                 print_trapframe(tf);
333                 panic("Page Fault in the Kernel at 0x%08x!", fault_va);
334         }
335         if ((err = handle_page_fault(current, fault_va, prot))) {
336                 /* Destroy the faulting process */
337                 printk("[%08x] user %s fault va %08x ip %08x on core %d with err %d\n",
338                        current->pid, prot & PROT_READ ? "READ" : "WRITE", fault_va,
339                        tf->tf_eip, core_id(), err);
340                 print_trapframe(tf);
341                 kref_get(&current->kref, 1);
342                 proc_destroy(current);
343         }
344 }
345
346 void sysenter_init(void)
347 {
348         write_msr(MSR_IA32_SYSENTER_CS, GD_KT);
349         write_msr(MSR_IA32_SYSENTER_ESP, ts.ts_esp0);
350         write_msr(MSR_IA32_SYSENTER_EIP, (uint32_t) &sysenter_handler);
351 }
352
353 /* This is called from sysenter's asm, with the tf on the kernel stack. */
354 void sysenter_callwrapper(struct trapframe *tf)
355 {
356         struct per_cpu_info* coreinfo = &per_cpu_info[core_id()];
357         if (!in_kernel(tf))
358                 coreinfo->cur_tf = tf;
359         coreinfo->cur_ret.returnloc = &(tf->tf_regs.reg_eax);
360         coreinfo->cur_ret.errno_loc = &(tf->tf_regs.reg_esi);
361
362         // syscall code wants an edible reference for current
363         kref_get(&current->kref, 1);
364         tf->tf_regs.reg_eax = (intreg_t) syscall(current,
365                                                  tf->tf_regs.reg_eax,
366                                                  tf->tf_regs.reg_esi,
367                                                  tf->tf_regs.reg_ecx,
368                                                  tf->tf_regs.reg_ebx,
369                                                  tf->tf_regs.reg_edi,
370                                                  0);
371         kref_put(&current->kref);
372         /*
373          * careful here - we need to make sure that this current is the right
374          * process, which could be weird if the syscall blocked.  it would need to
375          * restore the proper value in current before returning to here.
376          * likewise, tf could be pointing to random gibberish.
377          */
378         proc_restartcore(current, tf);
379 }
380
381 struct kmem_cache *kernel_msg_cache;
382 void kernel_msg_init(void)
383 {
384         kernel_msg_cache = kmem_cache_create("kernel_msgs",
385                            sizeof(struct kernel_message), HW_CACHE_ALIGN, 0, 0, 0);
386 }
387
388 uint32_t send_kernel_message(uint32_t dst, amr_t pc, TV(a0t) arg0, TV(a1t) arg1,
389                              TV(a2t) arg2, int type)
390 {
391         kernel_message_t *k_msg;
392         assert(pc);
393         // note this will be freed on the destination core
394         k_msg = (kernel_message_t *CT(1))TC(kmem_cache_alloc(kernel_msg_cache, 0));
395         k_msg->srcid = core_id();
396         k_msg->pc = pc;
397         k_msg->arg0 = arg0;
398         k_msg->arg1 = arg1;
399         k_msg->arg2 = arg2;
400         switch (type) {
401                 case KMSG_IMMEDIATE:
402                         spin_lock_irqsave(&per_cpu_info[dst].immed_amsg_lock);
403                         STAILQ_INSERT_TAIL(&per_cpu_info[dst].immed_amsgs, k_msg, link);
404                         spin_unlock_irqsave(&per_cpu_info[dst].immed_amsg_lock);
405                         break;
406                 case KMSG_ROUTINE:
407                         spin_lock_irqsave(&per_cpu_info[dst].routine_amsg_lock);
408                         STAILQ_INSERT_TAIL(&per_cpu_info[dst].routine_amsgs, k_msg, link);
409                         spin_unlock_irqsave(&per_cpu_info[dst].routine_amsg_lock);
410                         break;
411                 default:
412                         panic("Unknown type of kernel message!");
413         }
414         // since we touched memory the other core will touch (the lock), we don't
415         // need an wmb_f()
416         send_ipi(get_hw_coreid(dst), I_KERNEL_MSG);
417         return 0;
418 }
419
420 /* Helper function.  Returns 0 if the list was empty. */
421 static kernel_message_t *get_next_amsg(struct kernel_msg_list *list_head,
422                                        spinlock_t *list_lock)
423 {
424         kernel_message_t *k_msg;
425         spin_lock_irqsave(list_lock);
426         k_msg = STAILQ_FIRST(list_head);
427         if (k_msg)
428                 STAILQ_REMOVE_HEAD(list_head, link);
429         spin_unlock_irqsave(list_lock);
430         return k_msg;
431 }
432
433 /* Kernel message handler.  Extensive documentation is in
434  * Documentation/kernel_messages.txt.
435  *
436  * In general: this processes immediate messages, then routine messages.
437  * Routine messages might not return (__startcore, etc), so we need to be
438  * careful about a few things.
439  *
440  * Note that all of this happens from interrupt context, and interrupts are
441  * currently disabled for this gate.  Interrupts need to be disabled so that the
442  * self-ipi doesn't preempt the execution of this kernel message. */
443 void __kernel_message(struct trapframe *tf)
444 {
445         per_cpu_info_t *myinfo = &per_cpu_info[core_id()];
446         kernel_message_t msg_cp, *k_msg;
447
448         lapic_send_eoi();
449         while (1) { // will break out when there are no more messages
450                 /* Try to get an immediate message.  Exec and free it. */
451                 k_msg = get_next_amsg(&myinfo->immed_amsgs, &myinfo->immed_amsg_lock);
452                 if (k_msg) {
453                         assert(k_msg->pc);
454                         k_msg->pc(tf, k_msg->srcid, k_msg->arg0, k_msg->arg1, k_msg->arg2);
455                         kmem_cache_free(kernel_msg_cache, (void*)k_msg);
456                 } else { // no immediate, might be a routine
457                         if (in_kernel(tf))
458                                 return; // don't execute routine msgs if we were in the kernel
459                         k_msg = get_next_amsg(&myinfo->routine_amsgs,
460                                               &myinfo->routine_amsg_lock);
461                         if (!k_msg) // no routines either
462                                 return;
463                         /* copy in, and then free, in case we don't return */
464                         msg_cp = *k_msg;
465                         kmem_cache_free(kernel_msg_cache, (void*)k_msg);
466                         /* make sure an IPI is pending if we have more work */
467                         /* techincally, we don't need to lock when checking */
468                         if (!STAILQ_EMPTY(&myinfo->routine_amsgs) &&
469                                !ipi_is_pending(I_KERNEL_MSG))
470                                 send_self_ipi(I_KERNEL_MSG);
471                         /* Execute the kernel message */
472                         assert(msg_cp.pc);
473                         msg_cp.pc(tf, msg_cp.srcid, msg_cp.arg0, msg_cp.arg1, msg_cp.arg2);
474                 }
475         }
476 }
477
478 /* Runs any outstanding routine kernel messages from within the kernel.  Will
479  * make sure immediates still run first (or when they arrive, if processing a
480  * bunch of these messages).  This will disable interrupts, and restore them to
481  * whatever state you left them. */
482 void process_routine_kmsg(void)
483 {
484         per_cpu_info_t *myinfo = &per_cpu_info[core_id()];
485         kernel_message_t msg_cp, *k_msg;
486         int8_t irq_state = 0;
487
488         disable_irqsave(&irq_state);
489         while (1) {
490                 /* normally, we want ints disabled, so we don't have an empty self-ipi
491                  * for every routine message. (imagine a long list of routines).  But we
492                  * do want immediates to run ahead of routines.  This enabling should
493                  * work (might not in some shitty VMs).  Also note we can receive an
494                  * extra self-ipi for routine messages before we turn off irqs again.
495                  * Not a big deal, since we will process it right away. 
496                  * TODO: consider calling __kernel_message() here. */
497                 if (!STAILQ_EMPTY(&myinfo->immed_amsgs)) {
498                         enable_irq();
499                         cpu_relax();
500                         disable_irq();
501                 }
502                 k_msg = get_next_amsg(&myinfo->routine_amsgs,
503                                       &myinfo->routine_amsg_lock);
504                 if (!k_msg) {
505                         enable_irqsave(&irq_state);
506                         return;
507                 }
508                 /* copy in, and then free, in case we don't return */
509                 msg_cp = *k_msg;
510                 kmem_cache_free(kernel_msg_cache, (void*)k_msg);
511                 /* make sure an IPI is pending if we have more work */
512                 if (!STAILQ_EMPTY(&myinfo->routine_amsgs) &&
513                        !ipi_is_pending(I_KERNEL_MSG))
514                         send_self_ipi(I_KERNEL_MSG);
515                 /* Execute the kernel message */
516                 assert(msg_cp.pc);
517                 msg_cp.pc(current_tf, msg_cp.srcid, msg_cp.arg0, msg_cp.arg1,
518                           msg_cp.arg2);
519         }
520 }