All local system calls are asynchronous (XCC)
[akaros.git] / kern / arch / i686 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22
23 taskstate_t RO ts;
24
25 /* Interrupt descriptor table.  (Must be built at run time because
26  * shifted function addresses can't be represented in relocation records.)
27  */
28 // Aligned on an 8 byte boundary (SDM V3A 5-13)
29 gatedesc_t __attribute__ ((aligned (8))) (RO idt)[256] = { { 0 } };
30 pseudodesc_t RO idt_pd = {
31         sizeof(idt) - 1, (uint32_t) idt
32 };
33
34 /* global handler table, used by core0 (for now).  allows the registration
35  * of functions to be called when servicing an interrupt.  other cores
36  * can set up their own later.
37  */
38 #ifdef __IVY__
39 #pragma cilnoremove("iht_lock")
40 #endif
41 spinlock_t iht_lock;
42 handler_t TP(TV(t)) LCKD(&iht_lock) (RO interrupt_handlers)[NUM_INTERRUPT_HANDLERS];
43
44 static const char *NTS trapname(int trapno)
45 {
46     // zra: excnames is SREADONLY because Ivy doesn't trust const
47         static const char *NT const (RO excnames)[] = {
48                 "Divide error",
49                 "Debug",
50                 "Non-Maskable Interrupt",
51                 "Breakpoint",
52                 "Overflow",
53                 "BOUND Range Exceeded",
54                 "Invalid Opcode",
55                 "Device Not Available",
56                 "Double Fault",
57                 "Coprocessor Segment Overrun",
58                 "Invalid TSS",
59                 "Segment Not Present",
60                 "Stack Fault",
61                 "General Protection",
62                 "Page Fault",
63                 "(unknown trap)",
64                 "x87 FPU Floating-Point Error",
65                 "Alignment Check",
66                 "Machine-Check",
67                 "SIMD Floating-Point Exception"
68         };
69
70         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
71                 return excnames[trapno];
72         if (trapno == T_SYSCALL)
73                 return "System call";
74         return "(unknown trap)";
75 }
76
77 /* Set stacktop for the current core to be the stack the kernel will start on
78  * when trapping/interrupting from userspace.  Don't use this til after
79  * smp_percpu_init().  We can probably get the TSS by reading the task register
80  * and then the GDT.  Still, it's a pain. */
81 void set_stack_top(uintptr_t stacktop)
82 {
83         struct per_cpu_info *pcpu = &per_cpu_info[core_id()];
84         /* No need to reload the task register, this takes effect immediately */
85         pcpu->tss->ts_esp0 = stacktop;
86         /* Also need to make sure sysenters come in correctly */
87         write_msr(MSR_IA32_SYSENTER_ESP, stacktop);
88 }
89
90 /* Note the check implies we only are on a one page stack (or the first page) */
91 uintptr_t get_stack_top(void)
92 {
93         uintptr_t stacktop = per_cpu_info[core_id()].tss->ts_esp0;
94         if (stacktop != ROUNDUP(read_esp(), PGSIZE))
95                 panic("Bad stacktop: %08p esp one is %08p\n", stacktop,
96                       ROUNDUP(read_esp(), PGSIZE));
97         return stacktop;
98 }
99
100 /* Starts running the current TF, just using ret. */
101 void pop_kernel_tf(struct trapframe *tf)
102 {
103         asm volatile ("movl %1,%%esp;           " /* move to future stack */
104                       "pushl %2;                " /* push cs */
105                       "movl %0,%%esp;           " /* move to TF */
106                       "addl $0x20,%%esp;        " /* move to tf_gs slot */
107                       "movl %1,(%%esp);         " /* write future esp */
108                       "subl $0x20,%%esp;        " /* move back to tf start */
109                       "popal;                   " /* restore regs */
110                       "popl %%esp;              " /* set stack ptr */
111                       "subl $0x4,%%esp;         " /* jump down past CS */
112                       "ret                      " /* return to the EIP */
113                       :
114                       : "g"(tf), "r"(tf->tf_esp), "r"(tf->tf_eip) : "memory");
115         panic("ret failed");                            /* mostly to placate your mom */
116 }
117
118 void idt_init(void)
119 {
120         extern segdesc_t (RO gdt)[];
121
122         // This table is made in trapentry.S by each macro in that file.
123         // It is layed out such that the ith entry is the ith's traphandler's
124         // (uint32_t) trap addr, then (uint32_t) trap number
125         struct trapinfo { uint32_t trapaddr; uint32_t trapnumber; };
126         extern struct trapinfo (BND(__this,trap_tbl_end) RO trap_tbl)[];
127         extern struct trapinfo (SNT RO trap_tbl_end)[];
128         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
129         extern void ISR_default(void);
130
131         // set all to default, to catch everything
132         for(i = 0; i < 256; i++)
133                 ROSETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
134
135         // set all entries that have real trap handlers
136         // we need to stop short of the last one, since the last is the default
137         // handler with a fake interrupt number (500) that is out of bounds of
138         // the idt[]
139         // if we set these to trap gates, be sure to handle the IRQs separately
140         // and we might need to break our pretty tables
141         for(i = 0; i < trap_tbl_size - 1; i++)
142                 ROSETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
143
144         // turn on syscall handling and other user-accessible ints
145         // DPL 3 means this can be triggered by the int instruction
146         // STS_TG32 sets the IDT type to a Trap Gate (interrupts enabled)
147         idt[T_SYSCALL].gd_dpl = SINIT(3);
148         idt[T_SYSCALL].gd_type = SINIT(STS_TG32);
149         idt[T_BRKPT].gd_dpl = SINIT(3);
150
151         /* Setup a TSS so that we get the right stack when we trap to the kernel.
152          * We need to use the KVA for stacktop, and not the memlayout virtual
153          * address, so we can free it later (and check for other bugs). */
154         pte_t *pte = pgdir_walk(boot_pgdir, (void*)KSTACKTOP - PGSIZE, 0);
155         uintptr_t stacktop_kva = (uintptr_t)ppn2kva(PTE2PPN(*pte)) + PGSIZE;
156         ts.ts_esp0 = stacktop_kva;
157         ts.ts_ss0 = SINIT(GD_KD);
158
159         // Initialize the TSS field of the gdt.
160         SEG16ROINIT(gdt[GD_TSS >> 3],STS_T32A, (uint32_t)(&ts),sizeof(taskstate_t),0);
161         //gdt[GD_TSS >> 3] = (segdesc_t)SEG16(STS_T32A, (uint32_t) (&ts),
162         //                                 sizeof(taskstate_t), 0);
163         gdt[GD_TSS >> 3].sd_s = SINIT(0);
164
165         // Load the TSS
166         ltr(GD_TSS);
167
168         // Load the IDT
169         asm volatile("lidt idt_pd");
170
171         // This will go away when we start using the IOAPIC properly
172         pic_remap();
173         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
174         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
175         // mask it to shut it up for now
176         mask_lapic_lvt(LAPIC_LVT_LINT0);
177         // and turn it on
178         lapic_enable();
179         /* register the generic timer_interrupt() handler for the per-core timers */
180         register_interrupt_handler(interrupt_handlers, LAPIC_TIMER_DEFAULT_VECTOR,
181                                    timer_interrupt, NULL);
182 }
183
184 void
185 print_regs(push_regs_t *regs)
186 {
187         cprintf("  edi  0x%08x\n", regs->reg_edi);
188         cprintf("  esi  0x%08x\n", regs->reg_esi);
189         cprintf("  ebp  0x%08x\n", regs->reg_ebp);
190         cprintf("  oesp 0x%08x\n", regs->reg_oesp);
191         cprintf("  ebx  0x%08x\n", regs->reg_ebx);
192         cprintf("  edx  0x%08x\n", regs->reg_edx);
193         cprintf("  ecx  0x%08x\n", regs->reg_ecx);
194         cprintf("  eax  0x%08x\n", regs->reg_eax);
195 }
196
197 void
198 print_trapframe(trapframe_t *tf)
199 {
200         static spinlock_t ptf_lock;
201
202         spin_lock_irqsave(&ptf_lock);
203         printk("TRAP frame at %p on core %d\n", tf, core_id());
204         print_regs(&tf->tf_regs);
205         printk("  gs   0x----%04x\n", tf->tf_gs);
206         printk("  fs   0x----%04x\n", tf->tf_fs);
207         printk("  es   0x----%04x\n", tf->tf_es);
208         printk("  ds   0x----%04x\n", tf->tf_ds);
209         printk("  trap 0x%08x %s\n", tf->tf_trapno, trapname(tf->tf_trapno));
210         printk("  err  0x%08x\n", tf->tf_err);
211         printk("  eip  0x%08x\n", tf->tf_eip);
212         printk("  cs   0x----%04x\n", tf->tf_cs);
213         printk("  flag 0x%08x\n", tf->tf_eflags);
214         /* Prevents us from thinking these mean something for nested interrupts. */
215         if (tf->tf_cs != GD_KT) {
216                 printk("  esp  0x%08x\n", tf->tf_esp);
217                 printk("  ss   0x----%04x\n", tf->tf_ss);
218         }
219         spin_unlock_irqsave(&ptf_lock);
220 }
221
222 static void
223 trap_dispatch(trapframe_t *tf)
224 {
225         // Handle processor exceptions.
226         switch(tf->tf_trapno) {
227                 case T_BRKPT:
228                         monitor(tf);
229                         break;
230                 case T_PGFLT:
231                         page_fault_handler(tf);
232                         break;
233                 case T_SYSCALL:
234                         // check for userspace, for now
235                         assert(tf->tf_cs != GD_KT);
236                         struct per_cpu_info* coreinfo = &per_cpu_info[core_id()];
237                         coreinfo->tf_retval_loc = &(tf->tf_regs.reg_eax);
238                         /* Set up and run the async calls */
239                         prep_syscalls(current, (struct syscall*)tf->tf_regs.reg_eax,
240                                       tf->tf_regs.reg_edx);
241                         run_local_syscall();
242                         warn("No syscalls on a trap!");
243                         break;
244                 default:
245                         // Unexpected trap: The user process or the kernel has a bug.
246                         print_trapframe(tf);
247                         if (tf->tf_cs == GD_KT)
248                                 panic("Damn Damn!  Unhandled trap in the kernel!");
249                         else {
250                                 warn("Unexpected trap from userspace");
251                                 kref_get(&current->kref, 1);
252                                 proc_destroy(current);
253                                 return;
254                         }
255         }
256         return;
257 }
258
259 void
260 env_push_ancillary_state(env_t* e)
261 {
262         // TODO: (HSS) handle silly state (don't really want this per-process)
263         // Here's where you'll save FP/MMX/XMM regs
264 }
265
266 void
267 env_pop_ancillary_state(env_t* e)
268 {
269         // Here's where you'll restore FP/MMX/XMM regs
270 }
271
272 void trap(struct trapframe *tf)
273 {
274         printd("Incoming TRAP %d on core %d, TF at %p\n", tf->tf_trapno, core_id(),
275                tf);
276         /* Note we are not preemptively saving the TF in the env_tf.  We do maintain
277          * a reference to it in current_tf (a per-cpu pointer).
278          * In general, only save the tf and any silly state once you know it
279          * is necessary (blocking).  And only save it in env_tf when you know you
280          * are single core (PROC_RUNNING_S) */
281         if (!in_kernel(tf))
282                 set_current_tf(tf);
283         if ((tf->tf_cs & ~3) != GD_UT && (tf->tf_cs & ~3) != GD_KT) {
284                 print_trapframe(tf);
285                 panic("Trapframe with invalid CS!");
286         }
287         trap_dispatch(tf);
288         /* Return to the current process, which should be runnable.  If we're the
289          * kernel, we should just return naturally.  Note that current and tf need
290          * to still be okay (might not be after blocking) */
291         if (in_kernel(tf))
292                 return;
293         proc_restartcore(current, tf);
294         assert(0);
295 }
296
297 void irq_handler(struct trapframe *tf)
298 {
299         if (!in_kernel(tf))
300                 set_current_tf(tf);
301         //if (core_id())
302                 printd("Incoming IRQ, ISR: %d on core %d\n", tf->tf_trapno, core_id());
303
304         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
305
306         // determine the interrupt handler table to use.  for now, pick the global
307         handler_t TP(TV(t)) LCKD(&iht_lock) * handler_tbl = interrupt_handlers;
308
309         if (handler_tbl[tf->tf_trapno].isr != 0)
310                 handler_tbl[tf->tf_trapno].isr(tf, handler_tbl[tf->tf_trapno].data);
311         // if we're a general purpose IPI function call, down the cpu_list
312         if ((I_SMP_CALL0 <= tf->tf_trapno) && (tf->tf_trapno <= I_SMP_CALL_LAST))
313                 down_checklist(handler_wrappers[tf->tf_trapno & 0x0f].cpu_list);
314
315         // Send EOI.  might want to do this in assembly, and possibly earlier
316         // This is set up to work with an old PIC for now
317         // Convention is that all IRQs between 32 and 47 are for the PIC.
318         // All others are LAPIC (timer, IPIs, perf, non-ExtINT LINTS, etc)
319         // For now, only 235-255 are available
320         assert(tf->tf_trapno >= 32); // slows us down, but we should never have this
321
322 #ifndef __CONFIG_DISABLE_MPTABLES__
323         lapic_send_eoi();
324 #else
325         //Old PIC relatd code. Should be gone for good, but leaving it just incase.
326         if (tf->tf_trapno < 48)
327                 pic_send_eoi(tf->tf_trapno - PIC1_OFFSET);
328         else
329                 lapic_send_eoi();
330 #endif
331         /* Return to the current process, which should be runnable.  If we're the
332          * kernel, we should just return naturally.  Note that current and tf need
333          * to still be okay (might not be after blocking) */
334         if (in_kernel(tf))
335                 return;
336         proc_restartcore(current, tf);
337         assert(0);
338 }
339
340 void
341 register_interrupt_handler(handler_t TP(TV(t)) table[],
342                            uint8_t int_num, poly_isr_t handler, TV(t) data)
343 {
344         table[int_num].isr = handler;
345         table[int_num].data = data;
346 }
347
348 void page_fault_handler(struct trapframe *tf)
349 {
350         uint32_t fault_va = rcr2();
351         int prot = tf->tf_err & PF_ERROR_WRITE ? PROT_WRITE : PROT_READ;
352         int err;
353
354         /* TODO - handle kernel page faults */
355         if ((tf->tf_cs & 3) == 0) {
356                 print_trapframe(tf);
357                 panic("Page Fault in the Kernel at 0x%08x!", fault_va);
358         }
359         if ((err = handle_page_fault(current, fault_va, prot))) {
360                 /* Destroy the faulting process */
361                 printk("[%08x] user %s fault va %08x ip %08x on core %d with err %d\n",
362                        current->pid, prot & PROT_READ ? "READ" : "WRITE", fault_va,
363                        tf->tf_eip, core_id(), err);
364                 print_trapframe(tf);
365                 kref_get(&current->kref, 1);
366                 proc_destroy(current);
367         }
368 }
369
370 void sysenter_init(void)
371 {
372         write_msr(MSR_IA32_SYSENTER_CS, GD_KT);
373         write_msr(MSR_IA32_SYSENTER_ESP, ts.ts_esp0);
374         write_msr(MSR_IA32_SYSENTER_EIP, (uint32_t) &sysenter_handler);
375 }
376
377 /* This is called from sysenter's asm, with the tf on the kernel stack. */
378 void sysenter_callwrapper(struct trapframe *tf)
379 {
380         struct per_cpu_info* coreinfo = &per_cpu_info[core_id()];
381         if (in_kernel(tf))
382                 panic("sysenter from a kernel TF!!");
383         coreinfo->cur_tf = tf;
384         coreinfo->tf_retval_loc = &(tf->tf_regs.reg_eax);
385         /* Set up and run the async calls */
386         prep_syscalls(current, (struct syscall*)tf->tf_regs.reg_eax,
387                       tf->tf_regs.reg_esi);
388         run_local_syscall();            /* alternatively, we can call smp_idle() */
389         warn("No syscalls on a sysenter!");
390         /* careful here - we need to make sure that this current is the right
391          * process, which could be weird if the syscall blocked.  it would need to
392          * restore the proper value in current before returning to here.
393          * likewise, tf could be pointing to random gibberish. */
394         proc_restartcore(current, tf);
395 }
396
397 struct kmem_cache *kernel_msg_cache;
398 void kernel_msg_init(void)
399 {
400         kernel_msg_cache = kmem_cache_create("kernel_msgs",
401                            sizeof(struct kernel_message), HW_CACHE_ALIGN, 0, 0, 0);
402 }
403
404 uint32_t send_kernel_message(uint32_t dst, amr_t pc, TV(a0t) arg0, TV(a1t) arg1,
405                              TV(a2t) arg2, int type)
406 {
407         kernel_message_t *k_msg;
408         assert(pc);
409         // note this will be freed on the destination core
410         k_msg = (kernel_message_t *CT(1))TC(kmem_cache_alloc(kernel_msg_cache, 0));
411         k_msg->srcid = core_id();
412         k_msg->pc = pc;
413         k_msg->arg0 = arg0;
414         k_msg->arg1 = arg1;
415         k_msg->arg2 = arg2;
416         switch (type) {
417                 case KMSG_IMMEDIATE:
418                         spin_lock_irqsave(&per_cpu_info[dst].immed_amsg_lock);
419                         STAILQ_INSERT_TAIL(&per_cpu_info[dst].immed_amsgs, k_msg, link);
420                         spin_unlock_irqsave(&per_cpu_info[dst].immed_amsg_lock);
421                         break;
422                 case KMSG_ROUTINE:
423                         spin_lock_irqsave(&per_cpu_info[dst].routine_amsg_lock);
424                         STAILQ_INSERT_TAIL(&per_cpu_info[dst].routine_amsgs, k_msg, link);
425                         spin_unlock_irqsave(&per_cpu_info[dst].routine_amsg_lock);
426                         break;
427                 default:
428                         panic("Unknown type of kernel message!");
429         }
430         // since we touched memory the other core will touch (the lock), we don't
431         // need an wmb_f()
432         send_ipi(get_hw_coreid(dst), I_KERNEL_MSG);
433         return 0;
434 }
435
436 /* Helper function.  Returns 0 if the list was empty. */
437 static kernel_message_t *get_next_amsg(struct kernel_msg_list *list_head,
438                                        spinlock_t *list_lock)
439 {
440         kernel_message_t *k_msg;
441         spin_lock_irqsave(list_lock);
442         k_msg = STAILQ_FIRST(list_head);
443         if (k_msg)
444                 STAILQ_REMOVE_HEAD(list_head, link);
445         spin_unlock_irqsave(list_lock);
446         return k_msg;
447 }
448
449 /* Kernel message handler.  Extensive documentation is in
450  * Documentation/kernel_messages.txt.
451  *
452  * In general: this processes immediate messages, then routine messages.
453  * Routine messages might not return (__startcore, etc), so we need to be
454  * careful about a few things.
455  *
456  * Note that all of this happens from interrupt context, and interrupts are
457  * currently disabled for this gate.  Interrupts need to be disabled so that the
458  * self-ipi doesn't preempt the execution of this kernel message. */
459 void __kernel_message(struct trapframe *tf)
460 {
461         per_cpu_info_t *myinfo = &per_cpu_info[core_id()];
462         kernel_message_t msg_cp, *k_msg;
463
464         lapic_send_eoi();
465         while (1) { // will break out when there are no more messages
466                 /* Try to get an immediate message.  Exec and free it. */
467                 k_msg = get_next_amsg(&myinfo->immed_amsgs, &myinfo->immed_amsg_lock);
468                 if (k_msg) {
469                         assert(k_msg->pc);
470                         k_msg->pc(tf, k_msg->srcid, k_msg->arg0, k_msg->arg1, k_msg->arg2);
471                         kmem_cache_free(kernel_msg_cache, (void*)k_msg);
472                 } else { // no immediate, might be a routine
473                         if (in_kernel(tf))
474                                 return; // don't execute routine msgs if we were in the kernel
475                         k_msg = get_next_amsg(&myinfo->routine_amsgs,
476                                               &myinfo->routine_amsg_lock);
477                         if (!k_msg) // no routines either
478                                 return;
479                         /* copy in, and then free, in case we don't return */
480                         msg_cp = *k_msg;
481                         kmem_cache_free(kernel_msg_cache, (void*)k_msg);
482                         /* make sure an IPI is pending if we have more work */
483                         /* techincally, we don't need to lock when checking */
484                         if (!STAILQ_EMPTY(&myinfo->routine_amsgs) &&
485                                !ipi_is_pending(I_KERNEL_MSG))
486                                 send_self_ipi(I_KERNEL_MSG);
487                         /* Execute the kernel message */
488                         assert(msg_cp.pc);
489                         msg_cp.pc(tf, msg_cp.srcid, msg_cp.arg0, msg_cp.arg1, msg_cp.arg2);
490                 }
491         }
492 }
493
494 /* Runs any outstanding routine kernel messages from within the kernel.  Will
495  * make sure immediates still run first (or when they arrive, if processing a
496  * bunch of these messages).  This will disable interrupts, and restore them to
497  * whatever state you left them. */
498 void process_routine_kmsg(struct trapframe *tf)
499 {
500         per_cpu_info_t *myinfo = &per_cpu_info[core_id()];
501         kernel_message_t msg_cp, *k_msg;
502         int8_t irq_state = 0;
503
504         disable_irqsave(&irq_state);
505         /* If we were told what our TF was, use that.  o/w, go with current_tf. */
506         tf = tf ? tf : current_tf;
507         while (1) {
508                 /* normally, we want ints disabled, so we don't have an empty self-ipi
509                  * for every routine message. (imagine a long list of routines).  But we
510                  * do want immediates to run ahead of routines.  This enabling should
511                  * work (might not in some shitty VMs).  Also note we can receive an
512                  * extra self-ipi for routine messages before we turn off irqs again.
513                  * Not a big deal, since we will process it right away. 
514                  * TODO: consider calling __kernel_message() here. */
515                 if (!STAILQ_EMPTY(&myinfo->immed_amsgs)) {
516                         enable_irq();
517                         cpu_relax();
518                         disable_irq();
519                 }
520                 k_msg = get_next_amsg(&myinfo->routine_amsgs,
521                                       &myinfo->routine_amsg_lock);
522                 if (!k_msg) {
523                         enable_irqsave(&irq_state);
524                         return;
525                 }
526                 /* copy in, and then free, in case we don't return */
527                 msg_cp = *k_msg;
528                 kmem_cache_free(kernel_msg_cache, (void*)k_msg);
529                 /* make sure an IPI is pending if we have more work */
530                 if (!STAILQ_EMPTY(&myinfo->routine_amsgs) &&
531                        !ipi_is_pending(I_KERNEL_MSG))
532                         send_self_ipi(I_KERNEL_MSG);
533                 /* Execute the kernel message */
534                 assert(msg_cp.pc);
535                 msg_cp.pc(tf, msg_cp.srcid, msg_cp.arg0, msg_cp.arg1, msg_cp.arg2);
536         }
537 }