x86: Fixes TLS bug causing kernel page faults
[akaros.git] / kern / arch / i686 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22
23 taskstate_t RO ts;
24
25 /* Interrupt descriptor table.  (Must be built at run time because
26  * shifted function addresses can't be represented in relocation records.)
27  */
28 // Aligned on an 8 byte boundary (SDM V3A 5-13)
29 gatedesc_t __attribute__ ((aligned (8))) (RO idt)[256] = { { 0 } };
30 pseudodesc_t RO idt_pd = {
31         sizeof(idt) - 1, (uint32_t) idt
32 };
33
34 /* global handler table, used by core0 (for now).  allows the registration
35  * of functions to be called when servicing an interrupt.  other cores
36  * can set up their own later.
37  */
38 #ifdef __IVY__
39 #pragma cilnoremove("iht_lock")
40 #endif
41 spinlock_t iht_lock;
42 handler_t TP(TV(t)) LCKD(&iht_lock) (RO interrupt_handlers)[NUM_INTERRUPT_HANDLERS];
43
44 static const char *NTS trapname(int trapno)
45 {
46     // zra: excnames is SREADONLY because Ivy doesn't trust const
47         static const char *NT const (RO excnames)[] = {
48                 "Divide error",
49                 "Debug",
50                 "Non-Maskable Interrupt",
51                 "Breakpoint",
52                 "Overflow",
53                 "BOUND Range Exceeded",
54                 "Invalid Opcode",
55                 "Device Not Available",
56                 "Double Fault",
57                 "Coprocessor Segment Overrun",
58                 "Invalid TSS",
59                 "Segment Not Present",
60                 "Stack Fault",
61                 "General Protection",
62                 "Page Fault",
63                 "(unknown trap)",
64                 "x87 FPU Floating-Point Error",
65                 "Alignment Check",
66                 "Machine-Check",
67                 "SIMD Floating-Point Exception"
68         };
69
70         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
71                 return excnames[trapno];
72         if (trapno == T_SYSCALL)
73                 return "System call";
74         return "(unknown trap)";
75 }
76
77
78 void
79 idt_init(void)
80 {
81         extern segdesc_t (RO gdt)[];
82
83         // This table is made in trapentry.S by each macro in that file.
84         // It is layed out such that the ith entry is the ith's traphandler's
85         // (uint32_t) trap addr, then (uint32_t) trap number
86         struct trapinfo { uint32_t trapaddr; uint32_t trapnumber; };
87         extern struct trapinfo (BND(__this,trap_tbl_end) RO trap_tbl)[];
88         extern struct trapinfo (SNT RO trap_tbl_end)[];
89         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
90         extern void ISR_default(void);
91
92         // set all to default, to catch everything
93         for(i = 0; i < 256; i++)
94                 ROSETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
95
96         // set all entries that have real trap handlers
97         // we need to stop short of the last one, since the last is the default
98         // handler with a fake interrupt number (500) that is out of bounds of
99         // the idt[]
100         // if we set these to trap gates, be sure to handle the IRQs separately
101         // and we might need to break our pretty tables
102         for(i = 0; i < trap_tbl_size - 1; i++)
103                 ROSETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
104
105         // turn on syscall handling and other user-accessible ints
106         // DPL 3 means this can be triggered by the int instruction
107         // STS_TG32 sets the IDT type to a Trap Gate (interrupts enabled)
108         idt[T_SYSCALL].gd_dpl = SINIT(3);
109         idt[T_SYSCALL].gd_type = SINIT(STS_TG32);
110         idt[T_BRKPT].gd_dpl = SINIT(3);
111
112         // Setup a TSS so that we get the right stack
113         // when we trap to the kernel.
114         ts.ts_esp0 = SINIT(KSTACKTOP);
115         ts.ts_ss0 = SINIT(GD_KD);
116
117         // Initialize the TSS field of the gdt.
118         SEG16ROINIT(gdt[GD_TSS >> 3],STS_T32A, (uint32_t)(&ts),sizeof(taskstate_t),0);
119         //gdt[GD_TSS >> 3] = (segdesc_t)SEG16(STS_T32A, (uint32_t) (&ts),
120         //                                 sizeof(taskstate_t), 0);
121         gdt[GD_TSS >> 3].sd_s = SINIT(0);
122
123         // Load the TSS
124         ltr(GD_TSS);
125
126         // Load the IDT
127         asm volatile("lidt idt_pd");
128
129         // This will go away when we start using the IOAPIC properly
130         pic_remap();
131         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
132         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
133         // mask it to shut it up for now
134         mask_lapic_lvt(LAPIC_LVT_LINT0);
135         // and turn it on
136         lapic_enable();
137 }
138
139 void
140 print_regs(push_regs_t *regs)
141 {
142         cprintf("  edi  0x%08x\n", regs->reg_edi);
143         cprintf("  esi  0x%08x\n", regs->reg_esi);
144         cprintf("  ebp  0x%08x\n", regs->reg_ebp);
145         cprintf("  oesp 0x%08x\n", regs->reg_oesp);
146         cprintf("  ebx  0x%08x\n", regs->reg_ebx);
147         cprintf("  edx  0x%08x\n", regs->reg_edx);
148         cprintf("  ecx  0x%08x\n", regs->reg_ecx);
149         cprintf("  eax  0x%08x\n", regs->reg_eax);
150 }
151
152 void
153 print_trapframe(trapframe_t *tf)
154 {
155         static spinlock_t ptf_lock;
156
157         spin_lock_irqsave(&ptf_lock);
158         printk("TRAP frame at %p on core %d\n", tf, core_id());
159         print_regs(&tf->tf_regs);
160         printk("  gs   0x----%04x\n", tf->tf_gs);
161         printk("  fs   0x----%04x\n", tf->tf_fs);
162         printk("  es   0x----%04x\n", tf->tf_es);
163         printk("  ds   0x----%04x\n", tf->tf_ds);
164         printk("  trap 0x%08x %s\n", tf->tf_trapno, trapname(tf->tf_trapno));
165         printk("  err  0x%08x\n", tf->tf_err);
166         printk("  eip  0x%08x\n", tf->tf_eip);
167         printk("  cs   0x----%04x\n", tf->tf_cs);
168         printk("  flag 0x%08x\n", tf->tf_eflags);
169         /* Prevents us from thinking these mean something for nested interrupts. */
170         if (tf->tf_cs != GD_KT) {
171                 printk("  esp  0x%08x\n", tf->tf_esp);
172                 printk("  ss   0x----%04x\n", tf->tf_ss);
173         }
174         spin_unlock_irqsave(&ptf_lock);
175 }
176
177 static void
178 trap_dispatch(trapframe_t *tf)
179 {
180         // Handle processor exceptions.
181         switch(tf->tf_trapno) {
182                 case T_BRKPT:
183                         monitor(tf);
184                         break;
185                 case T_PGFLT:
186                         page_fault_handler(tf);
187                         break;
188                 case T_SYSCALL:
189                         // check for userspace, for now
190                         assert(tf->tf_cs != GD_KT);
191
192                         // syscall code wants an edible reference for current
193                         proc_incref(current, 1);
194                         tf->tf_regs.reg_eax =
195                                 syscall(current, tf->tf_regs.reg_eax, tf->tf_regs.reg_edx,
196                                         tf->tf_regs.reg_ecx, tf->tf_regs.reg_ebx,
197                                         tf->tf_regs.reg_edi, tf->tf_regs.reg_esi);
198                         proc_decref(current, 1);
199                         break;
200                 default:
201                         // Unexpected trap: The user process or the kernel has a bug.
202                         print_trapframe(tf);
203                         if (tf->tf_cs == GD_KT)
204                                 panic("Damn Damn!  Unhandled trap in the kernel!");
205                         else {
206                                 warn("Unexpected trap from userspace");
207                                 proc_incref(current, 1);
208                                 proc_destroy(current);
209                                 return;
210                         }
211         }
212         return;
213 }
214
215 void
216 env_push_ancillary_state(env_t* e)
217 {
218         // TODO: (HSS) handle silly state (don't really want this per-process)
219         // Here's where you'll save FP/MMX/XMM regs
220 }
221
222 void
223 env_pop_ancillary_state(env_t* e)
224 {
225         // Here's where you'll restore FP/MMX/XMM regs
226 }
227
228 void
229 trap(trapframe_t *tf)
230 {
231         //printk("Incoming TRAP frame on core %d at %p\n", core_id(), tf);
232
233         /* Note we are not preemptively saving the TF in the env_tf.  We do maintain
234          * a reference to it in current_tf (a per-cpu pointer).
235          * In general, only save the tf and any silly state once you know it
236          * is necessary (blocking).  And only save it in env_tf when you know you
237          * are single core (PROC_RUNNING_S) */
238         set_current_tf(tf);
239
240         if ((tf->tf_cs & ~3) != GD_UT && (tf->tf_cs & ~3) != GD_KT) {
241                 print_trapframe(tf);
242                 panic("Trapframe with invalid CS!");
243         }
244
245         // Dispatch based on what type of trap occurred
246         trap_dispatch(tf);
247
248         // Return to the current process, which should be runnable.
249         proc_startcore(current, tf); // Note the comment in syscall.c
250 }
251
252 void
253 irq_handler(trapframe_t *tf)
254 {
255         // save a per-core reference to the tf
256         set_current_tf(tf);
257         //if (core_id())
258         //      cprintf("Incoming IRQ, ISR: %d on core %d\n", tf->tf_trapno, core_id());
259         // merge this with alltraps?  other than the EOI... or do the same in all traps
260
261         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
262
263         // determine the interrupt handler table to use.  for now, pick the global
264         handler_t TP(TV(t)) LCKD(&iht_lock) * handler_tbl = interrupt_handlers;
265
266         if (handler_tbl[tf->tf_trapno].isr != 0)
267                 handler_tbl[tf->tf_trapno].isr(tf, handler_tbl[tf->tf_trapno].data);
268         // if we're a general purpose IPI function call, down the cpu_list
269         if ((I_SMP_CALL0 <= tf->tf_trapno) && (tf->tf_trapno <= I_SMP_CALL_LAST))
270                 down_checklist(handler_wrappers[tf->tf_trapno & 0x0f].cpu_list);
271
272         // Send EOI.  might want to do this in assembly, and possibly earlier
273         // This is set up to work with an old PIC for now
274         // Convention is that all IRQs between 32 and 47 are for the PIC.
275         // All others are LAPIC (timer, IPIs, perf, non-ExtINT LINTS, etc)
276         // For now, only 235-255 are available
277         assert(tf->tf_trapno >= 32); // slows us down, but we should never have this
278         
279         lapic_send_eoi();
280         
281         /*
282         //Old PIC relatd code. Should be gone for good, but leaving it just incase.
283         if (tf->tf_trapno < 48)
284                 pic_send_eoi(tf->tf_trapno - PIC1_OFFSET);
285         else
286                 lapic_send_eoi();
287         */
288
289 }
290
291 void
292 register_interrupt_handler(handler_t TP(TV(t)) table[],
293                            uint8_t int_num, poly_isr_t handler, TV(t) data)
294 {
295         table[int_num].isr = handler;
296         table[int_num].data = data;
297 }
298
299 void
300 page_fault_handler(trapframe_t *tf)
301 {
302         uint32_t fault_va;
303
304         // Read processor's CR2 register to find the faulting address
305         fault_va = rcr2();
306
307         // Handle kernel-mode page faults.
308
309         // TODO - one day, we'll want to handle this.
310         if ((tf->tf_cs & 3) == 0) {
311                 print_trapframe(tf);
312                 panic("Page Fault in the Kernel at 0x%08x!", fault_va);
313         }
314
315         // We've already handled kernel-mode exceptions, so if we get here,
316         // the page fault happened in user mode.
317
318         // Call the environment's page fault upcall, if one exists.  Set up a
319         // page fault stack frame on the user exception stack (below
320         // UXSTACKTOP), then branch to current->env_pgfault_upcall.
321         //
322         // The page fault upcall might cause another page fault, in which case
323         // we branch to the page fault upcall recursively, pushing another
324         // page fault stack frame on top of the user exception stack.
325         //
326         // The trap handler needs one word of scratch space at the top of the
327         // trap-time stack in order to return.  In the non-recursive case, we
328         // don't have to worry about this because the top of the regular user
329         // stack is free.  In the recursive case, this means we have to leave
330         // an extra word between the current top of the exception stack and
331         // the new stack frame because the exception stack _is_ the trap-time
332         // stack.
333         //
334         // If there's no page fault upcall, the environment didn't allocate a
335         // page for its exception stack, or the exception stack overflows,
336         // then destroy the environment that caused the fault.
337         //
338         // Hints:
339         //   user_mem_assert() and env_run() are useful here.
340         //   To change what the user environment runs, modify 'current->env_tf'
341         //   (the 'tf' variable points at 'current->env_tf').
342
343         // LAB 4: Your code here.
344
345         // TODO: compute correct access type
346         if(handle_page_fault(current,fault_va,PROT_READ))
347         {
348                 // Destroy the environment that caused the fault.
349                 cprintf("[%08x] user fault va %08x ip %08x from core %d\n",
350                         current->pid, fault_va, tf->tf_eip, core_id());
351                 print_trapframe(tf);
352                 proc_incref(current, 1);
353                 proc_destroy(current);
354         }
355 }
356
357 void sysenter_init(void)
358 {
359         write_msr(MSR_IA32_SYSENTER_CS, GD_KT);
360         write_msr(MSR_IA32_SYSENTER_ESP, ts.ts_esp0);
361         write_msr(MSR_IA32_SYSENTER_EIP, (uint32_t) &sysenter_handler);
362 }
363
364 /* This is called from sysenter's asm, with the tf on the kernel stack. */
365 void sysenter_callwrapper(struct Trapframe *tf)
366 {
367         // save a per-core reference to the tf
368         set_current_tf(tf);
369
370         // syscall code wants an edible reference for current
371         proc_incref(current, 1);
372         tf->tf_regs.reg_eax = (intreg_t) syscall(current,
373                                                  tf->tf_regs.reg_eax,
374                                                  tf->tf_regs.reg_esi,
375                                                  tf->tf_regs.reg_ecx,
376                                                  tf->tf_regs.reg_ebx,
377                                                  tf->tf_regs.reg_edi,
378                                                  0);
379         proc_decref(current, 1);
380         /*
381          * careful here - we need to make sure that this current is the right
382          * process, which could be weird if the syscall blocked.  it would need to
383          * restore the proper value in current before returning to here.
384          * likewise, tf could be pointing to random gibberish.
385          */
386         proc_startcore(current, tf);
387 }
388
389 struct kmem_cache *active_msg_cache;
390 void active_msg_init(void)
391 {
392         active_msg_cache = kmem_cache_create("active_msgs",
393                            sizeof(struct active_message), HW_CACHE_ALIGN, 0, 0, 0);
394 }
395
396 uint32_t send_active_message(uint32_t dst, amr_t pc,
397                              TV(a0t) arg0, TV(a1t) arg1, TV(a2t) arg2)
398 {
399         active_message_t *a_msg;
400         assert(pc);
401         // note this will be freed on the destination core
402         a_msg = (active_message_t *CT(1))TC(kmem_cache_alloc(active_msg_cache, 0));
403         a_msg->srcid = core_id();
404         a_msg->pc = pc;
405         a_msg->arg0 = arg0;
406         a_msg->arg1 = arg1;
407         a_msg->arg2 = arg2;
408         spin_lock_irqsave(&per_cpu_info[dst].amsg_lock);
409         STAILQ_INSERT_TAIL(&per_cpu_info[dst].active_msgs, a_msg, link);
410         spin_unlock_irqsave(&per_cpu_info[dst].amsg_lock);
411         // since we touched memory the other core will touch (the lock), we don't
412         // need an wmb_f()
413         send_ipi(get_hw_coreid(dst), I_ACTIVE_MSG);
414         return 0;
415 }
416
417 /* Active message handler.  We don't want to block other AMs from coming in, so
418  * we'll copy out the message and let go of the lock.  This won't return until
419  * all pending AMs are executed.  If the PC is 0, then this was an extra IPI and
420  * we already handled the message (or someone is sending IPIs without loading
421  * the active message...)
422  * Note that all of this happens from interrupt context, and interrupts are
423  * currently disabled for this gate.  Interrupts need to be disabled so that the
424  * self-ipi doesn't preempt the execution of this active message. */
425 void __active_message(trapframe_t *tf)
426 {
427         per_cpu_info_t RO*myinfo = &per_cpu_info[core_id()];
428         active_message_t my_msg, *a_msg;
429
430         lapic_send_eoi();
431         while (1) { // will break out when there are no more messages
432                 /* Get the message */
433                 spin_lock_irqsave(&myinfo->amsg_lock);
434                 a_msg = STAILQ_FIRST(&myinfo->active_msgs);
435                 /* No messages to execute, so break out, etc. */
436                 if (!a_msg) {
437                         spin_unlock_irqsave(&myinfo->amsg_lock);
438                         return;
439                 }
440                 STAILQ_REMOVE_HEAD(&myinfo->active_msgs, link);
441                 spin_unlock_irqsave(&myinfo->amsg_lock);
442                 // copy in, and then free, in case we don't return
443                 my_msg = *a_msg;
444                 kmem_cache_free(active_msg_cache, (void *CT(1))TC(a_msg));
445                 assert(my_msg.pc);
446                 /* In case the function doesn't return (which is common: __startcore,
447                  * __death, etc), there is a chance we could lose an amsg.  We can only
448                  * have up to two interrupts outstanding, and if we never return, we
449                  * never deal with any other amsgs.  This extra IPI hurts performance
450                  * but is only necessary if there is another outstanding message in the
451                  * buffer, but makes sure we never miss out on an amsg. */
452                 spin_lock_irqsave(&myinfo->amsg_lock);
453                 if (!STAILQ_EMPTY(&myinfo->active_msgs))
454                         send_self_ipi(I_ACTIVE_MSG);
455                 spin_unlock_irqsave(&myinfo->amsg_lock);
456                 /* Execute the active message */
457                 my_msg.pc(tf, my_msg.srcid, my_msg.arg0, my_msg.arg1, my_msg.arg2);
458         }
459 }