No longer disables irqs when mucking with pcpui
[akaros.git] / kern / arch / i686 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22 #include <kdebug.h>
23 #include <kmalloc.h>
24
25 taskstate_t RO ts;
26
27 /* Interrupt descriptor table.  (Must be built at run time because
28  * shifted function addresses can't be represented in relocation records.)
29  */
30 // Aligned on an 8 byte boundary (SDM V3A 5-13)
31 gatedesc_t __attribute__ ((aligned (8))) (RO idt)[256] = { { 0 } };
32 pseudodesc_t RO idt_pd = {
33         sizeof(idt) - 1, (uint32_t) idt
34 };
35
36 /* global handler table, used by core0 (for now).  allows the registration
37  * of functions to be called when servicing an interrupt.  other cores
38  * can set up their own later.
39  */
40 #ifdef __IVY__
41 #pragma cilnoremove("iht_lock")
42 #endif
43 spinlock_t iht_lock;
44 handler_t TP(TV(t)) LCKD(&iht_lock) (RO interrupt_handlers)[NUM_INTERRUPT_HANDLERS];
45
46 /* x86-specific interrupt handlers */
47 void __kernel_message(struct trapframe *tf, void *data);
48
49 static const char *NTS trapname(int trapno)
50 {
51     // zra: excnames is SREADONLY because Ivy doesn't trust const
52         static const char *NT const (RO excnames)[] = {
53                 "Divide error",
54                 "Debug",
55                 "Non-Maskable Interrupt",
56                 "Breakpoint",
57                 "Overflow",
58                 "BOUND Range Exceeded",
59                 "Invalid Opcode",
60                 "Device Not Available",
61                 "Double Fault",
62                 "Coprocessor Segment Overrun",
63                 "Invalid TSS",
64                 "Segment Not Present",
65                 "Stack Fault",
66                 "General Protection",
67                 "Page Fault",
68                 "(unknown trap)",
69                 "x87 FPU Floating-Point Error",
70                 "Alignment Check",
71                 "Machine-Check",
72                 "SIMD Floating-Point Exception"
73         };
74
75         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
76                 return excnames[trapno];
77         if (trapno == T_SYSCALL)
78                 return "System call";
79         return "(unknown trap)";
80 }
81
82 /* Set stacktop for the current core to be the stack the kernel will start on
83  * when trapping/interrupting from userspace.  Don't use this til after
84  * smp_percpu_init().  We can probably get the TSS by reading the task register
85  * and then the GDT.  Still, it's a pain. */
86 void set_stack_top(uintptr_t stacktop)
87 {
88         struct per_cpu_info *pcpu = &per_cpu_info[core_id()];
89         /* No need to reload the task register, this takes effect immediately */
90         pcpu->tss->ts_esp0 = stacktop;
91         /* Also need to make sure sysenters come in correctly */
92         write_msr(MSR_IA32_SYSENTER_ESP, stacktop);
93 }
94
95 /* Note the check implies we only are on a one page stack (or the first page) */
96 uintptr_t get_stack_top(void)
97 {
98         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
99         uintptr_t stacktop;
100         /* so we can check this in interrupt handlers (before smp_boot()) */
101         if (!pcpui->tss)
102                 return ROUNDUP(read_esp(), PGSIZE);
103         stacktop = pcpui->tss->ts_esp0;
104         if (stacktop != ROUNDUP(read_esp(), PGSIZE))
105                 panic("Bad stacktop: %08p esp one is %08p\n", stacktop,
106                       ROUNDUP(read_esp(), PGSIZE));
107         return stacktop;
108 }
109
110 /* Starts running the current TF, just using ret. */
111 void pop_kernel_tf(struct trapframe *tf)
112 {
113         asm volatile ("movl %1,%%esp;           " /* move to future stack */
114                       "pushl %2;                " /* push cs */
115                       "movl %0,%%esp;           " /* move to TF */
116                       "addl $0x20,%%esp;        " /* move to tf_gs slot */
117                       "movl %1,(%%esp);         " /* write future esp */
118                       "subl $0x20,%%esp;        " /* move back to tf start */
119                       "popal;                   " /* restore regs */
120                       "popl %%esp;              " /* set stack ptr */
121                       "subl $0x4,%%esp;         " /* jump down past CS */
122                       "ret                      " /* return to the EIP */
123                       :
124                       : "g"(tf), "r"(tf->tf_esp), "r"(tf->tf_eip) : "memory");
125         panic("ret failed");                            /* mostly to placate your mom */
126 }
127
128 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
129 void send_nmi(uint32_t os_coreid)
130 {
131         /* NMI / IPI for x86 are limited to 8 bits */
132         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
133         __send_nmi(hw_core);
134 }
135
136 void idt_init(void)
137 {
138         extern segdesc_t (RO gdt)[];
139
140         // This table is made in trapentry.S by each macro in that file.
141         // It is layed out such that the ith entry is the ith's traphandler's
142         // (uint32_t) trap addr, then (uint32_t) trap number
143         struct trapinfo { uint32_t trapaddr; uint32_t trapnumber; };
144         extern struct trapinfo (BND(__this,trap_tbl_end) RO trap_tbl)[];
145         extern struct trapinfo (SNT RO trap_tbl_end)[];
146         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
147         extern void ISR_default(void);
148
149         // set all to default, to catch everything
150         for(i = 0; i < 256; i++)
151                 ROSETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
152
153         // set all entries that have real trap handlers
154         // we need to stop short of the last one, since the last is the default
155         // handler with a fake interrupt number (500) that is out of bounds of
156         // the idt[]
157         // if we set these to trap gates, be sure to handle the IRQs separately
158         // and we might need to break our pretty tables
159         for(i = 0; i < trap_tbl_size - 1; i++)
160                 ROSETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
161
162         // turn on syscall handling and other user-accessible ints
163         // DPL 3 means this can be triggered by the int instruction
164         // STS_TG32 sets the IDT type to a Interrupt Gate (interrupts disabled)
165         idt[T_SYSCALL].gd_dpl = SINIT(3);
166         idt[T_SYSCALL].gd_type = SINIT(STS_IG32);
167         idt[T_BRKPT].gd_dpl = SINIT(3);
168
169         /* Setup a TSS so that we get the right stack when we trap to the kernel. */
170         ts.ts_esp0 = (uintptr_t)bootstacktop;
171         ts.ts_ss0 = SINIT(GD_KD);
172 #ifdef __CONFIG_KTHREAD_POISON__
173         /* TODO: KTHR-STACK */
174         uintptr_t *poison = (uintptr_t*)ROUNDDOWN(bootstacktop - 1, PGSIZE);
175         *poison = 0xdeadbeef;
176 #endif /* __CONFIG_KTHREAD_POISON__ */
177
178         // Initialize the TSS field of the gdt.
179         SEG16ROINIT(gdt[GD_TSS >> 3],STS_T32A, (uint32_t)(&ts),sizeof(taskstate_t),0);
180         //gdt[GD_TSS >> 3] = (segdesc_t)SEG16(STS_T32A, (uint32_t) (&ts),
181         //                                 sizeof(taskstate_t), 0);
182         gdt[GD_TSS >> 3].sd_s = SINIT(0);
183
184         // Load the TSS
185         ltr(GD_TSS);
186
187         // Load the IDT
188         asm volatile("lidt idt_pd");
189
190         // This will go away when we start using the IOAPIC properly
191         pic_remap();
192         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
193         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
194         // mask it to shut it up for now
195         mask_lapic_lvt(LAPIC_LVT_LINT0);
196         // and turn it on
197         lapic_enable();
198         /* register the generic timer_interrupt() handler for the per-core timers */
199         register_interrupt_handler(interrupt_handlers, LAPIC_TIMER_DEFAULT_VECTOR,
200                                    timer_interrupt, NULL);
201         /* register the kernel message handler */
202         register_interrupt_handler(interrupt_handlers, I_KERNEL_MSG,
203                                    __kernel_message, NULL);
204 }
205
206 void
207 print_regs(push_regs_t *regs)
208 {
209         cprintf("  edi  0x%08x\n", regs->reg_edi);
210         cprintf("  esi  0x%08x\n", regs->reg_esi);
211         cprintf("  ebp  0x%08x\n", regs->reg_ebp);
212         cprintf("  oesp 0x%08x\n", regs->reg_oesp);
213         cprintf("  ebx  0x%08x\n", regs->reg_ebx);
214         cprintf("  edx  0x%08x\n", regs->reg_edx);
215         cprintf("  ecx  0x%08x\n", regs->reg_ecx);
216         cprintf("  eax  0x%08x\n", regs->reg_eax);
217 }
218
219 void
220 print_trapframe(trapframe_t *tf)
221 {
222         static spinlock_t ptf_lock;
223
224         spin_lock_irqsave(&ptf_lock);
225         printk("TRAP frame at %p on core %d\n", tf, core_id());
226         print_regs(&tf->tf_regs);
227         printk("  gs   0x----%04x\n", tf->tf_gs);
228         printk("  fs   0x----%04x\n", tf->tf_fs);
229         printk("  es   0x----%04x\n", tf->tf_es);
230         printk("  ds   0x----%04x\n", tf->tf_ds);
231         printk("  trap 0x%08x %s\n", tf->tf_trapno, trapname(tf->tf_trapno));
232         printk("  err  0x%08x\n", tf->tf_err);
233         printk("  eip  0x%08x\n", tf->tf_eip);
234         printk("  cs   0x----%04x\n", tf->tf_cs);
235         printk("  flag 0x%08x\n", tf->tf_eflags);
236         /* Prevents us from thinking these mean something for nested interrupts. */
237         if (tf->tf_cs != GD_KT) {
238                 printk("  esp  0x%08x\n", tf->tf_esp);
239                 printk("  ss   0x----%04x\n", tf->tf_ss);
240         }
241         spin_unlock_irqsave(&ptf_lock);
242 }
243
244 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
245  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
246 static void trap_dispatch(struct trapframe *tf)
247 {
248         // Handle processor exceptions.
249         switch(tf->tf_trapno) {
250                 case T_NMI:
251                         print_trapframe(tf);
252                         char *fn_name = get_fn_name(tf->tf_eip);
253                         printk("Core %d is at %08p (%s)\n", core_id(), tf->tf_eip, fn_name);
254                         kfree(fn_name);
255                         print_kmsgs(core_id());
256                         break;
257                 case T_BRKPT:
258                         enable_irq();
259                         monitor(tf);
260                         break;
261                 case T_PGFLT:
262                         page_fault_handler(tf);
263                         break;
264                 case T_SYSCALL:
265                         enable_irq();
266                         // check for userspace, for now
267                         assert(tf->tf_cs != GD_KT);
268                         /* Set up and run the async calls */
269                         prep_syscalls(current, (struct syscall*)tf->tf_regs.reg_eax,
270                                       tf->tf_regs.reg_edx);
271                         break;
272                 default:
273                         // Unexpected trap: The user process or the kernel has a bug.
274                         print_trapframe(tf);
275                         if (tf->tf_cs == GD_KT)
276                                 panic("Damn Damn!  Unhandled trap in the kernel!");
277                         else {
278                                 warn("Unexpected trap from userspace");
279                                 enable_irq();
280                                 proc_destroy(current);
281                         }
282         }
283         return;
284 }
285
286 void
287 env_push_ancillary_state(env_t* e)
288 {
289         // TODO: (HSS) handle silly state (don't really want this per-process)
290         // Here's where you'll save FP/MMX/XMM regs
291 }
292
293 void
294 env_pop_ancillary_state(env_t* e)
295 {
296         // Here's where you'll restore FP/MMX/XMM regs
297 }
298
299 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
300  * consider doing this in trapentry.S */
301 static void set_current_tf(struct per_cpu_info *pcpui, struct trapframe *tf)
302 {
303         assert(!irq_is_enabled());
304         assert(!pcpui->cur_tf);
305         pcpui->actual_tf = *tf;
306         pcpui->cur_tf = &pcpui->actual_tf;
307 }
308
309 /* If the interrupt interrupted a halt, we advance past it.  Made to work with
310  * x86's custom cpu_halt() in arch/arch.h.  Note this nearly never gets called.
311  * I needed to insert exactly one 'nop' in cpu_halt() (that isn't there now) to
312  * get the interrupt to trip on the hlt, o/w the hlt will execute before the
313  * interrupt arrives (even with a pending interrupt that should hit right after
314  * an interrupt_enable (sti)).  This was on the i7. */
315 static void abort_halt(struct trapframe *tf)
316 {
317         /* Don't care about user TFs.  Incidentally, dereferencing user EIPs is
318          * reading userspace memory, which can be dangerous.  It can page fault,
319          * like immediately after a fork (which doesn't populate the pages). */
320         if (!in_kernel(tf))
321                 return;
322         /* the halt instruction in 32 bit is 0xf4, and it's size is 1 byte */
323         if (*(uint8_t*)tf->tf_eip == 0xf4)
324                 tf->tf_eip += 1;
325 }
326
327 void trap(struct trapframe *tf)
328 {
329         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
330         /* Copy out the TF for now */
331         if (!in_kernel(tf))
332                 set_current_tf(pcpui, tf);
333
334         printd("Incoming TRAP %d on core %d, TF at %p\n", tf->tf_trapno, core_id(),
335                tf);
336         if ((tf->tf_cs & ~3) != GD_UT && (tf->tf_cs & ~3) != GD_KT) {
337                 print_trapframe(tf);
338                 panic("Trapframe with invalid CS!");
339         }
340         trap_dispatch(tf);
341         /* Return to the current process, which should be runnable.  If we're the
342          * kernel, we should just return naturally.  Note that current and tf need
343          * to still be okay (might not be after blocking) */
344         if (in_kernel(tf))
345                 return; /* TODO: think about this, might want a helper instead. */
346         proc_restartcore();
347         assert(0);
348 }
349
350 /* Tells us if an interrupt (trap_nr) came from the PIC or not */
351 static bool irq_from_pic(uint32_t trap_nr)
352 {
353         /* The 16 IRQs within the range [PIC1_OFFSET, PIC1_OFFSET + 15] came from
354          * the PIC.  [32-47] */
355         if (trap_nr < PIC1_OFFSET)
356                 return FALSE;
357         if (trap_nr > PIC1_OFFSET + 15)
358                 return FALSE;
359         return TRUE;
360 }
361
362 /* Helper: returns TRUE if the irq is spurious.  Pass in the trap_nr, not the
363  * IRQ number (trap_nr = PIC_OFFSET + irq) */
364 static bool check_spurious_irq(uint32_t trap_nr)
365 {
366 #ifndef __CONFIG_ENABLE_MPTABLES__              /* TODO: our proxy for using the PIC */
367         /* the PIC may send spurious irqs via one of the chips irq 7.  if the isr
368          * doesn't show that irq, then it was spurious, and we don't send an eoi.
369          * Check out http://wiki.osdev.org/8259_PIC#Spurious_IRQs */
370         if ((trap_nr == PIC1_SPURIOUS) && !(pic_get_isr() & PIC1_SPURIOUS)) {
371                 printk("Spurious PIC1 irq!\n"); /* want to know if this happens */
372                 return TRUE;
373         }
374         if ((trap_nr == PIC2_SPURIOUS) && !(pic_get_isr() & PIC2_SPURIOUS)) {
375                 printk("Spurious PIC2 irq!\n"); /* want to know if this happens */
376                 /* for the cascaded PIC, we *do* need to send an EOI to the master's
377                  * cascade irq (2). */
378                 pic_send_eoi(2);
379                 return TRUE;
380         }
381         /* At this point, we know the PIC didn't send a spurious IRQ */
382         if (irq_from_pic(trap_nr))
383                 return FALSE;
384 #endif
385         /* Either way (with or without a PIC), we need to check the LAPIC.
386          * FYI: lapic_spurious is 255 on qemu and 15 on the nehalem..  We actually
387          * can set bits 4-7, and P6s have 0-3 hardwired to 0.  YMMV.
388          *
389          * The SDM recommends not using the spurious vector for any other IRQs (LVT
390          * or IOAPIC RTE), since the handlers don't send an EOI.  However, our check
391          * here allows us to use the vector since we can tell the diff btw a
392          * spurious and a real IRQ. */
393         uint8_t lapic_spurious = read_mmreg32(LAPIC_SPURIOUS) & 0xff;
394         /* Note the lapic's vectors are not shifted by an offset. */
395         if ((trap_nr == lapic_spurious) && !lapic_get_isr_bit(lapic_spurious)) {
396                 printk("Spurious LAPIC irq %d, core %d!\n", lapic_spurious, core_id());
397                 lapic_print_isr();
398                 return TRUE;
399         }
400         return FALSE;
401 }
402
403 /* Helper, sends an end-of-interrupt for the trap_nr (not HW IRQ number). */
404 static void send_eoi(uint32_t trap_nr)
405 {
406 #ifndef __CONFIG_ENABLE_MPTABLES__              /* TODO: our proxy for using the PIC */
407         /* WARNING: this will break if the LAPIC requests vectors that overlap with
408          * the PIC's range. */
409         if (irq_from_pic(trap_nr))
410                 pic_send_eoi(trap_nr - PIC1_OFFSET);
411         else
412                 lapic_send_eoi();
413 #else
414         lapic_send_eoi();
415 #endif
416 }
417
418 /* Note IRQs are disabled unless explicitly turned on.
419  *
420  * In general, we should only get trapno's >= PIC1_OFFSET (32).  Anything else
421  * should be a trap.  Even if we don't use the PIC, that should be the standard.
422  * It is possible to get a spurious LAPIC IRQ with vector 15 (or similar), but
423  * the spurious check should catch that.
424  *
425  * Note that from hardware's perspective (PIC, etc), IRQs start from 0, but they
426  * are all mapped up at PIC1_OFFSET for the cpu / irq_handler. */
427 void irq_handler(struct trapframe *tf)
428 {
429         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
430         /* Copy out the TF for now */
431         if (!in_kernel(tf))
432                 set_current_tf(pcpui, tf);
433         /* Coupled with cpu_halt() and smp_idle() */
434         abort_halt(tf);
435         //if (core_id())
436                 printd("Incoming IRQ, ISR: %d on core %d\n", tf->tf_trapno, core_id());
437         if (check_spurious_irq(tf->tf_trapno))
438                 goto out_no_eoi;
439         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
440
441         // determine the interrupt handler table to use.  for now, pick the global
442         handler_t TP(TV(t)) LCKD(&iht_lock) * handler_tbl = interrupt_handlers;
443
444         if (handler_tbl[tf->tf_trapno].isr != 0)
445                 handler_tbl[tf->tf_trapno].isr(tf, handler_tbl[tf->tf_trapno].data);
446         // if we're a general purpose IPI function call, down the cpu_list
447         if ((I_SMP_CALL0 <= tf->tf_trapno) && (tf->tf_trapno <= I_SMP_CALL_LAST))
448                 down_checklist(handler_wrappers[tf->tf_trapno & 0x0f].cpu_list);
449
450         // Send EOI.  might want to do this in assembly, and possibly earlier
451         // This is set up to work with an old PIC for now
452         // Convention is that all IRQs between 32 and 47 are for the PIC.
453         // All others are LAPIC (timer, IPIs, perf, non-ExtINT LINTS, etc)
454         // For now, only 235-255 are available
455         assert(tf->tf_trapno >= 32); // slows us down, but we should never have this
456         send_eoi(tf->tf_trapno);
457 out_no_eoi:
458         /* Return to the current process, which should be runnable.  If we're the
459          * kernel, we should just return naturally.  Note that current and tf need
460          * to still be okay (might not be after blocking) */
461         if (in_kernel(tf))
462                 return; /* TODO: think about this, might want a helper instead. */
463         proc_restartcore();
464         assert(0);
465 }
466
467 void
468 register_interrupt_handler(handler_t TP(TV(t)) table[],
469                            uint8_t int_num, poly_isr_t handler, TV(t) data)
470 {
471         table[int_num].isr = handler;
472         table[int_num].data = data;
473 }
474
475 void page_fault_handler(struct trapframe *tf)
476 {
477         uint32_t fault_va = rcr2();
478         int prot = tf->tf_err & PF_ERROR_WRITE ? PROT_WRITE : PROT_READ;
479         int err;
480
481         /* TODO - handle kernel page faults */
482         if ((tf->tf_cs & 3) == 0) {
483                 print_trapframe(tf);
484                 panic("Page Fault in the Kernel at 0x%08x!", fault_va);
485         }
486         /* safe to reenable after rcr2 */
487         enable_irq();
488         if ((err = handle_page_fault(current, fault_va, prot))) {
489                 /* Destroy the faulting process */
490                 printk("[%08x] user %s fault va %08x ip %08x on core %d with err %d\n",
491                        current->pid, prot & PROT_READ ? "READ" : "WRITE", fault_va,
492                        tf->tf_eip, core_id(), err);
493                 print_trapframe(tf);
494                 proc_destroy(current);
495         }
496 }
497
498 void sysenter_init(void)
499 {
500         write_msr(MSR_IA32_SYSENTER_CS, GD_KT);
501         write_msr(MSR_IA32_SYSENTER_ESP, ts.ts_esp0);
502         write_msr(MSR_IA32_SYSENTER_EIP, (uint32_t) &sysenter_handler);
503 }
504
505 /* This is called from sysenter's asm, with the tf on the kernel stack. */
506 void sysenter_callwrapper(struct trapframe *tf)
507 {
508         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
509         /* Copy out the TF for now */
510         if (!in_kernel(tf))
511                 set_current_tf(pcpui, tf);
512         /* Once we've set_current_tf, we can enable interrupts.  This used to be
513          * mandatory (we had immediate KMSGs that would muck with cur_tf).  Now it
514          * should only help for sanity/debugging. */
515         enable_irq();
516
517         if (in_kernel(tf))
518                 panic("sysenter from a kernel TF!!");
519         /* Set up and run the async calls */
520         prep_syscalls(current, (struct syscall*)tf->tf_regs.reg_eax,
521                       tf->tf_regs.reg_esi);
522         /* If you use pcpui again, reread it, since you might have migrated */
523         proc_restartcore();
524 }
525
526 struct kmem_cache *kernel_msg_cache;
527 void kernel_msg_init(void)
528 {
529         kernel_msg_cache = kmem_cache_create("kernel_msgs",
530                            sizeof(struct kernel_message), HW_CACHE_ALIGN, 0, 0, 0);
531 }
532
533 void kmsg_queue_stat(void)
534 {
535         struct kernel_message *kmsg;
536         bool immed_emp, routine_emp;
537         for (int i = 0; i < num_cpus; i++) {
538                 spin_lock_irqsave(&per_cpu_info[i].immed_amsg_lock);
539                 immed_emp = STAILQ_EMPTY(&per_cpu_info[i].immed_amsgs);
540                 spin_unlock_irqsave(&per_cpu_info[i].immed_amsg_lock);
541                 spin_lock_irqsave(&per_cpu_info[i].routine_amsg_lock);
542                 routine_emp = STAILQ_EMPTY(&per_cpu_info[i].routine_amsgs);
543                 spin_unlock_irqsave(&per_cpu_info[i].routine_amsg_lock);
544                 printk("Core %d's immed_emp: %d, routine_emp %d\n", i, immed_emp, routine_emp);
545                 if (!immed_emp) {
546                         kmsg = STAILQ_FIRST(&per_cpu_info[i].immed_amsgs);
547                         printk("Immed msg on core %d:\n", i);
548                         printk("\tsrc:  %d\n", kmsg->srcid);
549                         printk("\tdst:  %d\n", kmsg->dstid);
550                         printk("\tpc:   %08p\n", kmsg->pc);
551                         printk("\targ0: %08p\n", kmsg->arg0);
552                         printk("\targ1: %08p\n", kmsg->arg1);
553                         printk("\targ2: %08p\n", kmsg->arg2);
554                 }
555                 if (!routine_emp) {
556                         kmsg = STAILQ_FIRST(&per_cpu_info[i].routine_amsgs);
557                         printk("Routine msg on core %d:\n", i);
558                         printk("\tsrc:  %d\n", kmsg->srcid);
559                         printk("\tdst:  %d\n", kmsg->dstid);
560                         printk("\tpc:   %08p\n", kmsg->pc);
561                         printk("\targ0: %08p\n", kmsg->arg0);
562                         printk("\targ1: %08p\n", kmsg->arg1);
563                         printk("\targ2: %08p\n", kmsg->arg2);
564                 }
565                         
566         }
567 }
568
569 uint32_t send_kernel_message(uint32_t dst, amr_t pc, long arg0, long arg1,
570                              long arg2, int type)
571 {
572         kernel_message_t *k_msg;
573         assert(pc);
574         // note this will be freed on the destination core
575         k_msg = (kernel_message_t *CT(1))TC(kmem_cache_alloc(kernel_msg_cache, 0));
576         k_msg->srcid = core_id();
577         k_msg->dstid = dst;
578         k_msg->pc = pc;
579         k_msg->arg0 = arg0;
580         k_msg->arg1 = arg1;
581         k_msg->arg2 = arg2;
582         switch (type) {
583                 case KMSG_IMMEDIATE:
584                         spin_lock_irqsave(&per_cpu_info[dst].immed_amsg_lock);
585                         STAILQ_INSERT_TAIL(&per_cpu_info[dst].immed_amsgs, k_msg, link);
586                         spin_unlock_irqsave(&per_cpu_info[dst].immed_amsg_lock);
587                         break;
588                 case KMSG_ROUTINE:
589                         spin_lock_irqsave(&per_cpu_info[dst].routine_amsg_lock);
590                         STAILQ_INSERT_TAIL(&per_cpu_info[dst].routine_amsgs, k_msg, link);
591                         spin_unlock_irqsave(&per_cpu_info[dst].routine_amsg_lock);
592                         break;
593                 default:
594                         panic("Unknown type of kernel message!");
595         }
596         /* since we touched memory the other core will touch (the lock), we don't
597          * need an wmb_f() */
598         /* if we're sending a routine message locally, we don't want/need an IPI */
599         if ((dst != k_msg->srcid) || (type == KMSG_IMMEDIATE))
600                 send_ipi(get_hw_coreid(dst), I_KERNEL_MSG);
601         return 0;
602 }
603
604 /* Helper function.  Returns 0 if the list was empty. */
605 static kernel_message_t *get_next_amsg(struct kernel_msg_list *list_head,
606                                        spinlock_t *list_lock)
607 {
608         kernel_message_t *k_msg;
609         spin_lock_irqsave(list_lock);
610         k_msg = STAILQ_FIRST(list_head);
611         if (k_msg)
612                 STAILQ_REMOVE_HEAD(list_head, link);
613         spin_unlock_irqsave(list_lock);
614         return k_msg;
615 }
616
617 /* Kernel message handler.  Extensive documentation is in
618  * Documentation/kernel_messages.txt.
619  *
620  * In general: this processes immediate messages, then routine messages.
621  * Routine messages might not return (__startcore, etc), so we need to be
622  * careful about a few things.
623  *
624  * Note that all of this happens from interrupt context, and interrupts are
625  * currently disabled for this gate.  Interrupts need to be disabled so that the
626  * self-ipi doesn't preempt the execution of this kernel message. */
627 void __kernel_message(struct trapframe *tf, void *data)
628 {
629         per_cpu_info_t *myinfo = &per_cpu_info[core_id()];
630         kernel_message_t msg_cp, *k_msg;
631
632         /* Important that we send the EOI first, so that the ipi_is_pending check
633          * doesn't see the irq we're servicing (which it would see if it was still
634          * 'inside' the IRQ handler (which to the APIC ends upon EOI)). */
635         lapic_send_eoi();
636         while (1) { // will break out when there are no more messages
637                 /* Try to get an immediate message.  Exec and free it. */
638                 k_msg = get_next_amsg(&myinfo->immed_amsgs, &myinfo->immed_amsg_lock);
639                 if (k_msg) {
640                         assert(k_msg->pc);
641                         k_msg->pc(tf, k_msg->srcid, k_msg->arg0, k_msg->arg1, k_msg->arg2);
642                         kmem_cache_free(kernel_msg_cache, (void*)k_msg);
643                 } else { // no immediate, might be a routine
644                         if (in_kernel(tf))
645                                 return; // don't execute routine msgs if we were in the kernel
646                         k_msg = get_next_amsg(&myinfo->routine_amsgs,
647                                               &myinfo->routine_amsg_lock);
648                         if (!k_msg) // no routines either
649                                 return;
650                         /* copy in, and then free, in case we don't return */
651                         msg_cp = *k_msg;
652                         kmem_cache_free(kernel_msg_cache, (void*)k_msg);
653                         /* make sure an IPI is pending if we have more work */
654                         /* technically, we don't need to lock when checking */
655                         if (!STAILQ_EMPTY(&myinfo->routine_amsgs) &&
656                                !ipi_is_pending(I_KERNEL_MSG))
657                                 send_self_ipi(I_KERNEL_MSG);
658                         /* Execute the kernel message */
659                         assert(msg_cp.pc);
660                         assert(msg_cp.dstid == core_id());
661                         /* TODO: when batching syscalls, this should be reread from cur_tf*/
662                         msg_cp.pc(tf, msg_cp.srcid, msg_cp.arg0, msg_cp.arg1, msg_cp.arg2);
663                 }
664         }
665 }
666
667 /* Runs any outstanding routine kernel messages from within the kernel.  Will
668  * make sure immediates still run first (or when they arrive, if processing a
669  * bunch of these messages).  This will disable interrupts, and restore them to
670  * whatever state you left them. */
671 void process_routine_kmsg(struct trapframe *tf)
672 {
673         per_cpu_info_t *myinfo = &per_cpu_info[core_id()];
674         kernel_message_t msg_cp, *k_msg;
675         int8_t irq_state = 0;
676
677         disable_irqsave(&irq_state);
678         /* If we were told what our TF was, use that.  o/w, go with current_tf. */
679         tf = tf ? tf : current_tf;
680         while (1) {
681                 /* normally, we want ints disabled, so we don't have an empty self-ipi
682                  * for every routine message. (imagine a long list of routines).  But we
683                  * do want immediates to run ahead of routines.  This enabling should
684                  * work (might not in some shitty VMs).  Also note we can receive an
685                  * extra self-ipi for routine messages before we turn off irqs again.
686                  * Not a big deal, since we will process it right away. 
687                  * TODO: consider calling __kernel_message() here. */
688                 if (!STAILQ_EMPTY(&myinfo->immed_amsgs)) {
689                         enable_irq();
690                         cpu_relax();
691                         disable_irq();
692                 }
693                 k_msg = get_next_amsg(&myinfo->routine_amsgs,
694                                       &myinfo->routine_amsg_lock);
695                 if (!k_msg) {
696                         enable_irqsave(&irq_state);
697                         return;
698                 }
699                 /* copy in, and then free, in case we don't return */
700                 msg_cp = *k_msg;
701                 kmem_cache_free(kernel_msg_cache, (void*)k_msg);
702                 /* make sure an IPI is pending if we have more work */
703                 if (!STAILQ_EMPTY(&myinfo->routine_amsgs) &&
704                        !ipi_is_pending(I_KERNEL_MSG))
705                         send_self_ipi(I_KERNEL_MSG);
706                 /* Execute the kernel message */
707                 assert(msg_cp.pc);
708                 assert(msg_cp.dstid == core_id());
709                 msg_cp.pc(tf, msg_cp.srcid, msg_cp.arg0, msg_cp.arg1, msg_cp.arg2);
710         }
711 }
712
713 /* extremely dangerous and racy: prints out the immed and routine kmsgs for a
714  * specific core (so possibly remotely) */
715 void print_kmsgs(uint32_t coreid)
716 {
717         struct per_cpu_info *pcpui = &per_cpu_info[coreid];
718         void __print_kmsgs(struct kernel_msg_list *list, char *type)
719         {
720                 char *fn_name;
721                 struct kernel_message *kmsg_i;
722                 STAILQ_FOREACH(kmsg_i, list, link) {
723                         fn_name = get_fn_name((long)kmsg_i->pc);
724                         printk("%s KMSG on %d from %d to run %08p(%s)\n", type,
725                                kmsg_i->dstid, kmsg_i->srcid, kmsg_i->pc, fn_name); 
726                         kfree(fn_name);
727                 }
728         }
729         __print_kmsgs(&pcpui->immed_amsgs, "Immedte");
730         __print_kmsgs(&pcpui->routine_amsgs, "Routine");
731 }