Fixes bug with reading LAPIC ISR/IRR
[akaros.git] / kern / arch / i686 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22 #include <kdebug.h>
23 #include <kmalloc.h>
24
25 taskstate_t RO ts;
26
27 /* Interrupt descriptor table.  (Must be built at run time because
28  * shifted function addresses can't be represented in relocation records.)
29  */
30 // Aligned on an 8 byte boundary (SDM V3A 5-13)
31 gatedesc_t __attribute__ ((aligned (8))) (RO idt)[256] = { { 0 } };
32 pseudodesc_t RO idt_pd = {
33         sizeof(idt) - 1, (uint32_t) idt
34 };
35
36 /* global handler table, used by core0 (for now).  allows the registration
37  * of functions to be called when servicing an interrupt.  other cores
38  * can set up their own later.
39  */
40 #ifdef __IVY__
41 #pragma cilnoremove("iht_lock")
42 #endif
43 spinlock_t iht_lock;
44 handler_t TP(TV(t)) LCKD(&iht_lock) (RO interrupt_handlers)[NUM_INTERRUPT_HANDLERS];
45
46 /* x86-specific interrupt handlers */
47 void __kernel_message(struct trapframe *tf, void *data);
48
49 static const char *NTS trapname(int trapno)
50 {
51     // zra: excnames is SREADONLY because Ivy doesn't trust const
52         static const char *NT const (RO excnames)[] = {
53                 "Divide error",
54                 "Debug",
55                 "Non-Maskable Interrupt",
56                 "Breakpoint",
57                 "Overflow",
58                 "BOUND Range Exceeded",
59                 "Invalid Opcode",
60                 "Device Not Available",
61                 "Double Fault",
62                 "Coprocessor Segment Overrun",
63                 "Invalid TSS",
64                 "Segment Not Present",
65                 "Stack Fault",
66                 "General Protection",
67                 "Page Fault",
68                 "(unknown trap)",
69                 "x87 FPU Floating-Point Error",
70                 "Alignment Check",
71                 "Machine-Check",
72                 "SIMD Floating-Point Exception"
73         };
74
75         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
76                 return excnames[trapno];
77         if (trapno == T_SYSCALL)
78                 return "System call";
79         return "(unknown trap)";
80 }
81
82 /* Set stacktop for the current core to be the stack the kernel will start on
83  * when trapping/interrupting from userspace.  Don't use this til after
84  * smp_percpu_init().  We can probably get the TSS by reading the task register
85  * and then the GDT.  Still, it's a pain. */
86 void set_stack_top(uintptr_t stacktop)
87 {
88         struct per_cpu_info *pcpu = &per_cpu_info[core_id()];
89         /* No need to reload the task register, this takes effect immediately */
90         pcpu->tss->ts_esp0 = stacktop;
91         /* Also need to make sure sysenters come in correctly */
92         write_msr(MSR_IA32_SYSENTER_ESP, stacktop);
93 }
94
95 /* Note the check implies we only are on a one page stack (or the first page) */
96 uintptr_t get_stack_top(void)
97 {
98         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
99         uintptr_t stacktop;
100         /* so we can check this in interrupt handlers (before smp_boot()) */
101         if (!pcpui->tss)
102                 return ROUNDUP(read_esp(), PGSIZE);
103         stacktop = pcpui->tss->ts_esp0;
104         if (stacktop != ROUNDUP(read_esp(), PGSIZE))
105                 panic("Bad stacktop: %08p esp one is %08p\n", stacktop,
106                       ROUNDUP(read_esp(), PGSIZE));
107         return stacktop;
108 }
109
110 /* Starts running the current TF, just using ret. */
111 void pop_kernel_tf(struct trapframe *tf)
112 {
113         asm volatile ("movl %1,%%esp;           " /* move to future stack */
114                       "pushl %2;                " /* push cs */
115                       "movl %0,%%esp;           " /* move to TF */
116                       "addl $0x20,%%esp;        " /* move to tf_gs slot */
117                       "movl %1,(%%esp);         " /* write future esp */
118                       "subl $0x20,%%esp;        " /* move back to tf start */
119                       "popal;                   " /* restore regs */
120                       "popl %%esp;              " /* set stack ptr */
121                       "subl $0x4,%%esp;         " /* jump down past CS */
122                       "ret                      " /* return to the EIP */
123                       :
124                       : "g"(tf), "r"(tf->tf_esp), "r"(tf->tf_eip) : "memory");
125         panic("ret failed");                            /* mostly to placate your mom */
126 }
127
128 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
129 void send_nmi(uint32_t os_coreid)
130 {
131         /* NMI / IPI for x86 are limited to 8 bits */
132         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
133         __send_nmi(hw_core);
134 }
135
136 void idt_init(void)
137 {
138         extern segdesc_t (RO gdt)[];
139
140         // This table is made in trapentry.S by each macro in that file.
141         // It is layed out such that the ith entry is the ith's traphandler's
142         // (uint32_t) trap addr, then (uint32_t) trap number
143         struct trapinfo { uint32_t trapaddr; uint32_t trapnumber; };
144         extern struct trapinfo (BND(__this,trap_tbl_end) RO trap_tbl)[];
145         extern struct trapinfo (SNT RO trap_tbl_end)[];
146         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
147         extern void ISR_default(void);
148
149         // set all to default, to catch everything
150         for(i = 0; i < 256; i++)
151                 ROSETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
152
153         // set all entries that have real trap handlers
154         // we need to stop short of the last one, since the last is the default
155         // handler with a fake interrupt number (500) that is out of bounds of
156         // the idt[]
157         // if we set these to trap gates, be sure to handle the IRQs separately
158         // and we might need to break our pretty tables
159         for(i = 0; i < trap_tbl_size - 1; i++)
160                 ROSETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
161
162         // turn on syscall handling and other user-accessible ints
163         // DPL 3 means this can be triggered by the int instruction
164         // STS_TG32 sets the IDT type to a Interrupt Gate (interrupts disabled)
165         idt[T_SYSCALL].gd_dpl = SINIT(3);
166         idt[T_SYSCALL].gd_type = SINIT(STS_IG32);
167         idt[T_BRKPT].gd_dpl = SINIT(3);
168
169         /* Setup a TSS so that we get the right stack when we trap to the kernel. */
170         ts.ts_esp0 = (uintptr_t)bootstacktop;
171         ts.ts_ss0 = SINIT(GD_KD);
172 #ifdef __CONFIG_KTHREAD_POISON__
173         /* TODO: KTHR-STACK */
174         uintptr_t *poison = (uintptr_t*)ROUNDDOWN(bootstacktop - 1, PGSIZE);
175         *poison = 0xdeadbeef;
176 #endif /* __CONFIG_KTHREAD_POISON__ */
177
178         // Initialize the TSS field of the gdt.
179         SEG16ROINIT(gdt[GD_TSS >> 3],STS_T32A, (uint32_t)(&ts),sizeof(taskstate_t),0);
180         //gdt[GD_TSS >> 3] = (segdesc_t)SEG16(STS_T32A, (uint32_t) (&ts),
181         //                                 sizeof(taskstate_t), 0);
182         gdt[GD_TSS >> 3].sd_s = SINIT(0);
183
184         // Load the TSS
185         ltr(GD_TSS);
186
187         // Load the IDT
188         asm volatile("lidt idt_pd");
189
190         // This will go away when we start using the IOAPIC properly
191         pic_remap();
192         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
193         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
194         // mask it to shut it up for now
195         mask_lapic_lvt(LAPIC_LVT_LINT0);
196         // and turn it on
197         lapic_enable();
198         /* register the generic timer_interrupt() handler for the per-core timers */
199         register_interrupt_handler(interrupt_handlers, LAPIC_TIMER_DEFAULT_VECTOR,
200                                    timer_interrupt, NULL);
201         /* register the kernel message handler */
202         register_interrupt_handler(interrupt_handlers, I_KERNEL_MSG,
203                                    __kernel_message, NULL);
204 }
205
206 void
207 print_regs(push_regs_t *regs)
208 {
209         cprintf("  edi  0x%08x\n", regs->reg_edi);
210         cprintf("  esi  0x%08x\n", regs->reg_esi);
211         cprintf("  ebp  0x%08x\n", regs->reg_ebp);
212         cprintf("  oesp 0x%08x\n", regs->reg_oesp);
213         cprintf("  ebx  0x%08x\n", regs->reg_ebx);
214         cprintf("  edx  0x%08x\n", regs->reg_edx);
215         cprintf("  ecx  0x%08x\n", regs->reg_ecx);
216         cprintf("  eax  0x%08x\n", regs->reg_eax);
217 }
218
219 void
220 print_trapframe(trapframe_t *tf)
221 {
222         static spinlock_t ptf_lock;
223
224         spin_lock_irqsave(&ptf_lock);
225         printk("TRAP frame at %p on core %d\n", tf, core_id());
226         print_regs(&tf->tf_regs);
227         printk("  gs   0x----%04x\n", tf->tf_gs);
228         printk("  fs   0x----%04x\n", tf->tf_fs);
229         printk("  es   0x----%04x\n", tf->tf_es);
230         printk("  ds   0x----%04x\n", tf->tf_ds);
231         printk("  trap 0x%08x %s\n", tf->tf_trapno, trapname(tf->tf_trapno));
232         printk("  err  0x%08x\n", tf->tf_err);
233         printk("  eip  0x%08x\n", tf->tf_eip);
234         printk("  cs   0x----%04x\n", tf->tf_cs);
235         printk("  flag 0x%08x\n", tf->tf_eflags);
236         /* Prevents us from thinking these mean something for nested interrupts. */
237         if (tf->tf_cs != GD_KT) {
238                 printk("  esp  0x%08x\n", tf->tf_esp);
239                 printk("  ss   0x----%04x\n", tf->tf_ss);
240         }
241         spin_unlock_irqsave(&ptf_lock);
242 }
243
244 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
245  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
246 static void trap_dispatch(struct trapframe *tf)
247 {
248         // Handle processor exceptions.
249         switch(tf->tf_trapno) {
250                 case T_NMI:
251                         print_trapframe(tf);
252                         char *fn_name = get_fn_name(tf->tf_eip);
253                         printk("Core %d is at %08p (%s)\n", core_id(), tf->tf_eip, fn_name);
254                         kfree(fn_name);
255                         break;
256                 case T_BRKPT:
257                         enable_irq();
258                         monitor(tf);
259                         break;
260                 case T_PGFLT:
261                         page_fault_handler(tf);
262                         break;
263                 case T_SYSCALL:
264                         enable_irq();
265                         // check for userspace, for now
266                         assert(tf->tf_cs != GD_KT);
267                         /* Set up and run the async calls */
268                         prep_syscalls(current, (struct syscall*)tf->tf_regs.reg_eax,
269                                       tf->tf_regs.reg_edx);
270                         break;
271                 default:
272                         // Unexpected trap: The user process or the kernel has a bug.
273                         print_trapframe(tf);
274                         if (tf->tf_cs == GD_KT)
275                                 panic("Damn Damn!  Unhandled trap in the kernel!");
276                         else {
277                                 warn("Unexpected trap from userspace");
278                                 proc_destroy(current);
279                         }
280         }
281         return;
282 }
283
284 void
285 env_push_ancillary_state(env_t* e)
286 {
287         // TODO: (HSS) handle silly state (don't really want this per-process)
288         // Here's where you'll save FP/MMX/XMM regs
289 }
290
291 void
292 env_pop_ancillary_state(env_t* e)
293 {
294         // Here's where you'll restore FP/MMX/XMM regs
295 }
296
297 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
298  * consider doing this in trapentry.S */
299 static void set_current_tf(struct per_cpu_info *pcpui, struct trapframe *tf)
300 {
301         assert(!irq_is_enabled());
302         assert(!pcpui->cur_tf);
303         pcpui->actual_tf = *tf;
304         pcpui->cur_tf = &pcpui->actual_tf;
305 }
306
307 /* If the interrupt interrupted a halt, we advance past it.  Made to work with
308  * x86's custom cpu_halt() in arch/arch.h.  Note this nearly never gets called.
309  * I needed to insert exactly one 'nop' in cpu_halt() (that isn't there now) to
310  * get the interrupt to trip on the hlt, o/w the hlt will execute before the
311  * interrupt arrives (even with a pending interrupt that should hit right after
312  * an interrupt_enable (sti)).  This was on the i7. */
313 static void abort_halt(struct trapframe *tf)
314 {
315         /* Don't care about user TFs.  Incidentally, dereferencing user EIPs is
316          * reading userspace memory, which can be dangerous.  It can page fault,
317          * like immediately after a fork (which doesn't populate the pages). */
318         if (!in_kernel(tf))
319                 return;
320         /* the halt instruction in 32 bit is 0xf4, and it's size is 1 byte */
321         if (*(uint8_t*)tf->tf_eip == 0xf4)
322                 tf->tf_eip += 1;
323 }
324
325 void trap(struct trapframe *tf)
326 {
327         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
328         /* Copy out the TF for now, set tf to point to it.  */
329         if (!in_kernel(tf))
330                 set_current_tf(pcpui, tf);
331
332         printd("Incoming TRAP %d on core %d, TF at %p\n", tf->tf_trapno, core_id(),
333                tf);
334         if ((tf->tf_cs & ~3) != GD_UT && (tf->tf_cs & ~3) != GD_KT) {
335                 print_trapframe(tf);
336                 panic("Trapframe with invalid CS!");
337         }
338         trap_dispatch(tf);
339         /* Return to the current process, which should be runnable.  If we're the
340          * kernel, we should just return naturally.  Note that current and tf need
341          * to still be okay (might not be after blocking) */
342         if (in_kernel(tf))
343                 return; /* TODO: think about this, might want a helper instead. */
344         proc_restartcore();
345         assert(0);
346 }
347
348 /* Note IRQs are disabled unless explicitly turned on. */
349 void irq_handler(struct trapframe *tf)
350 {
351         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
352         /* Copy out the TF for now, set tf to point to it. */
353         if (!in_kernel(tf))
354                 set_current_tf(pcpui, tf);
355         /* Coupled with cpu_halt() and smp_idle() */
356         abort_halt(tf);
357         //if (core_id())
358                 printd("Incoming IRQ, ISR: %d on core %d\n", tf->tf_trapno, core_id());
359
360         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
361
362         // determine the interrupt handler table to use.  for now, pick the global
363         handler_t TP(TV(t)) LCKD(&iht_lock) * handler_tbl = interrupt_handlers;
364
365         if (handler_tbl[tf->tf_trapno].isr != 0)
366                 handler_tbl[tf->tf_trapno].isr(tf, handler_tbl[tf->tf_trapno].data);
367         // if we're a general purpose IPI function call, down the cpu_list
368         if ((I_SMP_CALL0 <= tf->tf_trapno) && (tf->tf_trapno <= I_SMP_CALL_LAST))
369                 down_checklist(handler_wrappers[tf->tf_trapno & 0x0f].cpu_list);
370
371         // Send EOI.  might want to do this in assembly, and possibly earlier
372         // This is set up to work with an old PIC for now
373         // Convention is that all IRQs between 32 and 47 are for the PIC.
374         // All others are LAPIC (timer, IPIs, perf, non-ExtINT LINTS, etc)
375         // For now, only 235-255 are available
376         assert(tf->tf_trapno >= 32); // slows us down, but we should never have this
377
378 #ifdef __CONFIG_ENABLE_MPTABLES__
379         /* TODO: this should be for any IOAPIC EOI, not just MPTABLES */
380         lapic_send_eoi();
381 #else
382         //Old PIC relatd code. Should be gone for good, but leaving it just incase.
383         if (tf->tf_trapno < 48)
384                 pic_send_eoi(tf->tf_trapno - PIC1_OFFSET);
385         else
386                 lapic_send_eoi();
387 #endif
388         /* Return to the current process, which should be runnable.  If we're the
389          * kernel, we should just return naturally.  Note that current and tf need
390          * to still be okay (might not be after blocking) */
391         if (in_kernel(tf))
392                 return; /* TODO: think about this, might want a helper instead. */
393         proc_restartcore();
394         assert(0);
395 }
396
397 void
398 register_interrupt_handler(handler_t TP(TV(t)) table[],
399                            uint8_t int_num, poly_isr_t handler, TV(t) data)
400 {
401         table[int_num].isr = handler;
402         table[int_num].data = data;
403 }
404
405 void page_fault_handler(struct trapframe *tf)
406 {
407         uint32_t fault_va = rcr2();
408         int prot = tf->tf_err & PF_ERROR_WRITE ? PROT_WRITE : PROT_READ;
409         int err;
410
411         /* TODO - handle kernel page faults */
412         if ((tf->tf_cs & 3) == 0) {
413                 print_trapframe(tf);
414                 panic("Page Fault in the Kernel at 0x%08x!", fault_va);
415         }
416         if ((err = handle_page_fault(current, fault_va, prot))) {
417                 /* Destroy the faulting process */
418                 printk("[%08x] user %s fault va %08x ip %08x on core %d with err %d\n",
419                        current->pid, prot & PROT_READ ? "READ" : "WRITE", fault_va,
420                        tf->tf_eip, core_id(), err);
421                 print_trapframe(tf);
422                 proc_destroy(current);
423         }
424 }
425
426 void sysenter_init(void)
427 {
428         write_msr(MSR_IA32_SYSENTER_CS, GD_KT);
429         write_msr(MSR_IA32_SYSENTER_ESP, ts.ts_esp0);
430         write_msr(MSR_IA32_SYSENTER_EIP, (uint32_t) &sysenter_handler);
431 }
432
433 /* This is called from sysenter's asm, with the tf on the kernel stack. */
434 void sysenter_callwrapper(struct trapframe *tf)
435 {
436         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
437         /* Copy out the TF for now, set tf to point to it. */
438         if (!in_kernel(tf))
439                 set_current_tf(pcpui, tf);
440         /* Once we've set_current_tf, we can enable interrupts */
441         enable_irq();
442
443         if (in_kernel(tf))
444                 panic("sysenter from a kernel TF!!");
445         /* Set up and run the async calls */
446         prep_syscalls(current, (struct syscall*)tf->tf_regs.reg_eax,
447                       tf->tf_regs.reg_esi);
448         /* If you use pcpui again, reread it, since you might have migrated */
449         proc_restartcore();
450 }
451
452 struct kmem_cache *kernel_msg_cache;
453 void kernel_msg_init(void)
454 {
455         kernel_msg_cache = kmem_cache_create("kernel_msgs",
456                            sizeof(struct kernel_message), HW_CACHE_ALIGN, 0, 0, 0);
457 }
458
459 void kmsg_queue_stat(void)
460 {
461         struct kernel_message *kmsg;
462         bool immed_emp, routine_emp;
463         for (int i = 0; i < num_cpus; i++) {
464                 spin_lock_irqsave(&per_cpu_info[i].immed_amsg_lock);
465                 immed_emp = STAILQ_EMPTY(&per_cpu_info[i].immed_amsgs);
466                 spin_unlock_irqsave(&per_cpu_info[i].immed_amsg_lock);
467                 spin_lock_irqsave(&per_cpu_info[i].routine_amsg_lock);
468                 routine_emp = STAILQ_EMPTY(&per_cpu_info[i].routine_amsgs);
469                 spin_unlock_irqsave(&per_cpu_info[i].routine_amsg_lock);
470                 printk("Core %d's immed_emp: %d, routine_emp %d\n", i, immed_emp, routine_emp);
471                 if (!immed_emp) {
472                         kmsg = STAILQ_FIRST(&per_cpu_info[i].immed_amsgs);
473                         printk("Immed msg on core %d:\n", i);
474                         printk("\tsrc:  %d\n", kmsg->srcid);
475                         printk("\tdst:  %d\n", kmsg->dstid);
476                         printk("\tpc:   %08p\n", kmsg->pc);
477                         printk("\targ0: %08p\n", kmsg->arg0);
478                         printk("\targ1: %08p\n", kmsg->arg1);
479                         printk("\targ2: %08p\n", kmsg->arg2);
480                 }
481                 if (!routine_emp) {
482                         kmsg = STAILQ_FIRST(&per_cpu_info[i].routine_amsgs);
483                         printk("Routine msg on core %d:\n", i);
484                         printk("\tsrc:  %d\n", kmsg->srcid);
485                         printk("\tdst:  %d\n", kmsg->dstid);
486                         printk("\tpc:   %08p\n", kmsg->pc);
487                         printk("\targ0: %08p\n", kmsg->arg0);
488                         printk("\targ1: %08p\n", kmsg->arg1);
489                         printk("\targ2: %08p\n", kmsg->arg2);
490                 }
491                         
492         }
493 }
494
495 uint32_t send_kernel_message(uint32_t dst, amr_t pc, long arg0, long arg1,
496                              long arg2, int type)
497 {
498         kernel_message_t *k_msg;
499         assert(pc);
500         // note this will be freed on the destination core
501         k_msg = (kernel_message_t *CT(1))TC(kmem_cache_alloc(kernel_msg_cache, 0));
502         k_msg->srcid = core_id();
503         k_msg->dstid = dst;
504         k_msg->pc = pc;
505         k_msg->arg0 = arg0;
506         k_msg->arg1 = arg1;
507         k_msg->arg2 = arg2;
508         switch (type) {
509                 case KMSG_IMMEDIATE:
510                         spin_lock_irqsave(&per_cpu_info[dst].immed_amsg_lock);
511                         STAILQ_INSERT_TAIL(&per_cpu_info[dst].immed_amsgs, k_msg, link);
512                         spin_unlock_irqsave(&per_cpu_info[dst].immed_amsg_lock);
513                         break;
514                 case KMSG_ROUTINE:
515                         spin_lock_irqsave(&per_cpu_info[dst].routine_amsg_lock);
516                         STAILQ_INSERT_TAIL(&per_cpu_info[dst].routine_amsgs, k_msg, link);
517                         spin_unlock_irqsave(&per_cpu_info[dst].routine_amsg_lock);
518                         break;
519                 default:
520                         panic("Unknown type of kernel message!");
521         }
522         /* since we touched memory the other core will touch (the lock), we don't
523          * need an wmb_f() */
524         /* if we're sending a routine message locally, we don't want/need an IPI */
525         if ((dst != k_msg->srcid) || (type == KMSG_IMMEDIATE))
526                 send_ipi(get_hw_coreid(dst), I_KERNEL_MSG);
527         return 0;
528 }
529
530 /* Helper function.  Returns 0 if the list was empty. */
531 static kernel_message_t *get_next_amsg(struct kernel_msg_list *list_head,
532                                        spinlock_t *list_lock)
533 {
534         kernel_message_t *k_msg;
535         spin_lock_irqsave(list_lock);
536         k_msg = STAILQ_FIRST(list_head);
537         if (k_msg)
538                 STAILQ_REMOVE_HEAD(list_head, link);
539         spin_unlock_irqsave(list_lock);
540         return k_msg;
541 }
542
543 /* Kernel message handler.  Extensive documentation is in
544  * Documentation/kernel_messages.txt.
545  *
546  * In general: this processes immediate messages, then routine messages.
547  * Routine messages might not return (__startcore, etc), so we need to be
548  * careful about a few things.
549  *
550  * Note that all of this happens from interrupt context, and interrupts are
551  * currently disabled for this gate.  Interrupts need to be disabled so that the
552  * self-ipi doesn't preempt the execution of this kernel message. */
553 void __kernel_message(struct trapframe *tf, void *data)
554 {
555         per_cpu_info_t *myinfo = &per_cpu_info[core_id()];
556         kernel_message_t msg_cp, *k_msg;
557
558         /* Important that we send the EOI first, so that the ipi_is_pending check
559          * doesn't see the irq we're servicing (which it would see if it was still
560          * 'inside' the IRQ handler (which to the APIC ends upon EOI)). */
561         lapic_send_eoi();
562         while (1) { // will break out when there are no more messages
563                 /* Try to get an immediate message.  Exec and free it. */
564                 k_msg = get_next_amsg(&myinfo->immed_amsgs, &myinfo->immed_amsg_lock);
565                 if (k_msg) {
566                         assert(k_msg->pc);
567                         k_msg->pc(tf, k_msg->srcid, k_msg->arg0, k_msg->arg1, k_msg->arg2);
568                         kmem_cache_free(kernel_msg_cache, (void*)k_msg);
569                 } else { // no immediate, might be a routine
570                         if (in_kernel(tf))
571                                 return; // don't execute routine msgs if we were in the kernel
572                         k_msg = get_next_amsg(&myinfo->routine_amsgs,
573                                               &myinfo->routine_amsg_lock);
574                         if (!k_msg) // no routines either
575                                 return;
576                         /* copy in, and then free, in case we don't return */
577                         msg_cp = *k_msg;
578                         kmem_cache_free(kernel_msg_cache, (void*)k_msg);
579                         /* make sure an IPI is pending if we have more work */
580                         /* technically, we don't need to lock when checking */
581                         if (!STAILQ_EMPTY(&myinfo->routine_amsgs) &&
582                                !ipi_is_pending(I_KERNEL_MSG))
583                                 send_self_ipi(I_KERNEL_MSG);
584                         /* Execute the kernel message */
585                         assert(msg_cp.pc);
586                         assert(msg_cp.dstid == core_id());
587                         /* TODO: when batching syscalls, this should be reread from cur_tf*/
588                         msg_cp.pc(tf, msg_cp.srcid, msg_cp.arg0, msg_cp.arg1, msg_cp.arg2);
589                 }
590         }
591 }
592
593 /* Runs any outstanding routine kernel messages from within the kernel.  Will
594  * make sure immediates still run first (or when they arrive, if processing a
595  * bunch of these messages).  This will disable interrupts, and restore them to
596  * whatever state you left them. */
597 void process_routine_kmsg(struct trapframe *tf)
598 {
599         per_cpu_info_t *myinfo = &per_cpu_info[core_id()];
600         kernel_message_t msg_cp, *k_msg;
601         int8_t irq_state = 0;
602
603         disable_irqsave(&irq_state);
604         /* If we were told what our TF was, use that.  o/w, go with current_tf. */
605         tf = tf ? tf : current_tf;
606         while (1) {
607                 /* normally, we want ints disabled, so we don't have an empty self-ipi
608                  * for every routine message. (imagine a long list of routines).  But we
609                  * do want immediates to run ahead of routines.  This enabling should
610                  * work (might not in some shitty VMs).  Also note we can receive an
611                  * extra self-ipi for routine messages before we turn off irqs again.
612                  * Not a big deal, since we will process it right away. 
613                  * TODO: consider calling __kernel_message() here. */
614                 if (!STAILQ_EMPTY(&myinfo->immed_amsgs)) {
615                         enable_irq();
616                         cpu_relax();
617                         disable_irq();
618                 }
619                 k_msg = get_next_amsg(&myinfo->routine_amsgs,
620                                       &myinfo->routine_amsg_lock);
621                 if (!k_msg) {
622                         enable_irqsave(&irq_state);
623                         return;
624                 }
625                 /* copy in, and then free, in case we don't return */
626                 msg_cp = *k_msg;
627                 kmem_cache_free(kernel_msg_cache, (void*)k_msg);
628                 /* make sure an IPI is pending if we have more work */
629                 if (!STAILQ_EMPTY(&myinfo->routine_amsgs) &&
630                        !ipi_is_pending(I_KERNEL_MSG))
631                         send_self_ipi(I_KERNEL_MSG);
632                 /* Execute the kernel message */
633                 assert(msg_cp.pc);
634                 assert(msg_cp.dstid == core_id());
635                 msg_cp.pc(tf, msg_cp.srcid, msg_cp.arg0, msg_cp.arg1, msg_cp.arg2);
636         }
637 }