Minor changes to proc_restartcore()
[akaros.git] / kern / arch / i686 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22
23 taskstate_t RO ts;
24
25 /* Interrupt descriptor table.  (Must be built at run time because
26  * shifted function addresses can't be represented in relocation records.)
27  */
28 // Aligned on an 8 byte boundary (SDM V3A 5-13)
29 gatedesc_t __attribute__ ((aligned (8))) (RO idt)[256] = { { 0 } };
30 pseudodesc_t RO idt_pd = {
31         sizeof(idt) - 1, (uint32_t) idt
32 };
33
34 /* global handler table, used by core0 (for now).  allows the registration
35  * of functions to be called when servicing an interrupt.  other cores
36  * can set up their own later.
37  */
38 #ifdef __IVY__
39 #pragma cilnoremove("iht_lock")
40 #endif
41 spinlock_t iht_lock;
42 handler_t TP(TV(t)) LCKD(&iht_lock) (RO interrupt_handlers)[NUM_INTERRUPT_HANDLERS];
43
44 static const char *NTS trapname(int trapno)
45 {
46     // zra: excnames is SREADONLY because Ivy doesn't trust const
47         static const char *NT const (RO excnames)[] = {
48                 "Divide error",
49                 "Debug",
50                 "Non-Maskable Interrupt",
51                 "Breakpoint",
52                 "Overflow",
53                 "BOUND Range Exceeded",
54                 "Invalid Opcode",
55                 "Device Not Available",
56                 "Double Fault",
57                 "Coprocessor Segment Overrun",
58                 "Invalid TSS",
59                 "Segment Not Present",
60                 "Stack Fault",
61                 "General Protection",
62                 "Page Fault",
63                 "(unknown trap)",
64                 "x87 FPU Floating-Point Error",
65                 "Alignment Check",
66                 "Machine-Check",
67                 "SIMD Floating-Point Exception"
68         };
69
70         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
71                 return excnames[trapno];
72         if (trapno == T_SYSCALL)
73                 return "System call";
74         return "(unknown trap)";
75 }
76
77 /* Set stacktop for the current core to be the stack the kernel will start on
78  * when trapping/interrupting from userspace.  Don't use this til after
79  * smp_percpu_init().  We can probably get the TSS by reading the task register
80  * and then the GDT.  Still, it's a pain. */
81 void set_stack_top(uintptr_t stacktop)
82 {
83         struct per_cpu_info *pcpu = &per_cpu_info[core_id()];
84         /* No need to reload the task register, this takes effect immediately */
85         pcpu->tss->ts_esp0 = stacktop;
86         /* Also need to make sure sysenters come in correctly */
87         write_msr(MSR_IA32_SYSENTER_ESP, stacktop);
88 }
89
90 /* Note the check implies we only are on a one page stack (or the first page) */
91 uintptr_t get_stack_top(void)
92 {
93         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
94         uintptr_t stacktop;
95         /* so we can check this in interrupt handlers (before smp_boot()) */
96         if (!pcpui->tss)
97                 return ROUNDUP(read_esp(), PGSIZE);
98         stacktop = pcpui->tss->ts_esp0;
99         if (stacktop != ROUNDUP(read_esp(), PGSIZE))
100                 panic("Bad stacktop: %08p esp one is %08p\n", stacktop,
101                       ROUNDUP(read_esp(), PGSIZE));
102         return stacktop;
103 }
104
105 /* Starts running the current TF, just using ret. */
106 void pop_kernel_tf(struct trapframe *tf)
107 {
108         asm volatile ("movl %1,%%esp;           " /* move to future stack */
109                       "pushl %2;                " /* push cs */
110                       "movl %0,%%esp;           " /* move to TF */
111                       "addl $0x20,%%esp;        " /* move to tf_gs slot */
112                       "movl %1,(%%esp);         " /* write future esp */
113                       "subl $0x20,%%esp;        " /* move back to tf start */
114                       "popal;                   " /* restore regs */
115                       "popl %%esp;              " /* set stack ptr */
116                       "subl $0x4,%%esp;         " /* jump down past CS */
117                       "ret                      " /* return to the EIP */
118                       :
119                       : "g"(tf), "r"(tf->tf_esp), "r"(tf->tf_eip) : "memory");
120         panic("ret failed");                            /* mostly to placate your mom */
121 }
122
123 void idt_init(void)
124 {
125         extern segdesc_t (RO gdt)[];
126
127         // This table is made in trapentry.S by each macro in that file.
128         // It is layed out such that the ith entry is the ith's traphandler's
129         // (uint32_t) trap addr, then (uint32_t) trap number
130         struct trapinfo { uint32_t trapaddr; uint32_t trapnumber; };
131         extern struct trapinfo (BND(__this,trap_tbl_end) RO trap_tbl)[];
132         extern struct trapinfo (SNT RO trap_tbl_end)[];
133         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
134         extern void ISR_default(void);
135
136         // set all to default, to catch everything
137         for(i = 0; i < 256; i++)
138                 ROSETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
139
140         // set all entries that have real trap handlers
141         // we need to stop short of the last one, since the last is the default
142         // handler with a fake interrupt number (500) that is out of bounds of
143         // the idt[]
144         // if we set these to trap gates, be sure to handle the IRQs separately
145         // and we might need to break our pretty tables
146         for(i = 0; i < trap_tbl_size - 1; i++)
147                 ROSETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
148
149         // turn on syscall handling and other user-accessible ints
150         // DPL 3 means this can be triggered by the int instruction
151         // STS_TG32 sets the IDT type to a Trap Gate (interrupts enabled)
152         idt[T_SYSCALL].gd_dpl = SINIT(3);
153         idt[T_SYSCALL].gd_type = SINIT(STS_TG32);
154         idt[T_BRKPT].gd_dpl = SINIT(3);
155
156         /* Setup a TSS so that we get the right stack when we trap to the kernel.
157          * We need to use the KVA for stacktop, and not the memlayout virtual
158          * address, so we can free it later (and check for other bugs). */
159         pte_t *pte = pgdir_walk(boot_pgdir, (void*)KSTACKTOP - PGSIZE, 0);
160         uintptr_t stacktop_kva = (uintptr_t)ppn2kva(PTE2PPN(*pte)) + PGSIZE;
161         ts.ts_esp0 = stacktop_kva;
162         ts.ts_ss0 = SINIT(GD_KD);
163
164         // Initialize the TSS field of the gdt.
165         SEG16ROINIT(gdt[GD_TSS >> 3],STS_T32A, (uint32_t)(&ts),sizeof(taskstate_t),0);
166         //gdt[GD_TSS >> 3] = (segdesc_t)SEG16(STS_T32A, (uint32_t) (&ts),
167         //                                 sizeof(taskstate_t), 0);
168         gdt[GD_TSS >> 3].sd_s = SINIT(0);
169
170         // Load the TSS
171         ltr(GD_TSS);
172
173         // Load the IDT
174         asm volatile("lidt idt_pd");
175
176         // This will go away when we start using the IOAPIC properly
177         pic_remap();
178         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
179         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
180         // mask it to shut it up for now
181         mask_lapic_lvt(LAPIC_LVT_LINT0);
182         // and turn it on
183         lapic_enable();
184         /* register the generic timer_interrupt() handler for the per-core timers */
185         register_interrupt_handler(interrupt_handlers, LAPIC_TIMER_DEFAULT_VECTOR,
186                                    timer_interrupt, NULL);
187 }
188
189 void
190 print_regs(push_regs_t *regs)
191 {
192         cprintf("  edi  0x%08x\n", regs->reg_edi);
193         cprintf("  esi  0x%08x\n", regs->reg_esi);
194         cprintf("  ebp  0x%08x\n", regs->reg_ebp);
195         cprintf("  oesp 0x%08x\n", regs->reg_oesp);
196         cprintf("  ebx  0x%08x\n", regs->reg_ebx);
197         cprintf("  edx  0x%08x\n", regs->reg_edx);
198         cprintf("  ecx  0x%08x\n", regs->reg_ecx);
199         cprintf("  eax  0x%08x\n", regs->reg_eax);
200 }
201
202 void
203 print_trapframe(trapframe_t *tf)
204 {
205         static spinlock_t ptf_lock;
206
207         spin_lock_irqsave(&ptf_lock);
208         printk("TRAP frame at %p on core %d\n", tf, core_id());
209         print_regs(&tf->tf_regs);
210         printk("  gs   0x----%04x\n", tf->tf_gs);
211         printk("  fs   0x----%04x\n", tf->tf_fs);
212         printk("  es   0x----%04x\n", tf->tf_es);
213         printk("  ds   0x----%04x\n", tf->tf_ds);
214         printk("  trap 0x%08x %s\n", tf->tf_trapno, trapname(tf->tf_trapno));
215         printk("  err  0x%08x\n", tf->tf_err);
216         printk("  eip  0x%08x\n", tf->tf_eip);
217         printk("  cs   0x----%04x\n", tf->tf_cs);
218         printk("  flag 0x%08x\n", tf->tf_eflags);
219         /* Prevents us from thinking these mean something for nested interrupts. */
220         if (tf->tf_cs != GD_KT) {
221                 printk("  esp  0x%08x\n", tf->tf_esp);
222                 printk("  ss   0x----%04x\n", tf->tf_ss);
223         }
224         spin_unlock_irqsave(&ptf_lock);
225 }
226
227 static void
228 trap_dispatch(trapframe_t *tf)
229 {
230         // Handle processor exceptions.
231         switch(tf->tf_trapno) {
232                 case T_BRKPT:
233                         monitor(tf);
234                         break;
235                 case T_PGFLT:
236                         page_fault_handler(tf);
237                         break;
238                 case T_SYSCALL:
239                         // check for userspace, for now
240                         assert(tf->tf_cs != GD_KT);
241                         /* Set up and run the async calls */
242                         prep_syscalls(current, (struct syscall*)tf->tf_regs.reg_eax,
243                                       tf->tf_regs.reg_edx);
244                         break;
245                 default:
246                         // Unexpected trap: The user process or the kernel has a bug.
247                         print_trapframe(tf);
248                         if (tf->tf_cs == GD_KT)
249                                 panic("Damn Damn!  Unhandled trap in the kernel!");
250                         else {
251                                 warn("Unexpected trap from userspace");
252                                 proc_incref(current, 1);
253                                 proc_destroy(current);
254                                 assert(0);
255                                 return;
256                         }
257         }
258         return;
259 }
260
261 void
262 env_push_ancillary_state(env_t* e)
263 {
264         // TODO: (HSS) handle silly state (don't really want this per-process)
265         // Here's where you'll save FP/MMX/XMM regs
266 }
267
268 void
269 env_pop_ancillary_state(env_t* e)
270 {
271         // Here's where you'll restore FP/MMX/XMM regs
272 }
273
274 /* Helper.  For now, this copies out the TF to pcpui, and sets the tf to use it.
275  * Eventually, we ought to do this in trapentry.S */
276 static void set_current_tf(struct per_cpu_info *pcpui, struct trapframe **tf)
277 {
278         pcpui->actual_tf = **tf;
279         pcpui->cur_tf = &pcpui->actual_tf;
280         *tf = &pcpui->actual_tf;
281 }
282
283 void trap(struct trapframe *tf)
284 {
285         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
286         /* Copy out the TF for now, set tf to point to it.  */
287         if (!in_kernel(tf))
288                 set_current_tf(pcpui, &tf);
289
290         printd("Incoming TRAP %d on core %d, TF at %p\n", tf->tf_trapno, core_id(),
291                tf);
292         if ((tf->tf_cs & ~3) != GD_UT && (tf->tf_cs & ~3) != GD_KT) {
293                 print_trapframe(tf);
294                 panic("Trapframe with invalid CS!");
295         }
296         trap_dispatch(tf);
297         /* Return to the current process, which should be runnable.  If we're the
298          * kernel, we should just return naturally.  Note that current and tf need
299          * to still be okay (might not be after blocking) */
300         if (in_kernel(tf))
301                 return; /* TODO: think about this, might want a helper instead. */
302         proc_restartcore();
303         assert(0);
304 }
305
306 void irq_handler(struct trapframe *tf)
307 {
308         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
309         /* Copy out the TF for now, set tf to point to it. */
310         if (!in_kernel(tf))
311                 set_current_tf(pcpui, &tf);
312
313         //if (core_id())
314                 printd("Incoming IRQ, ISR: %d on core %d\n", tf->tf_trapno, core_id());
315
316         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
317
318         // determine the interrupt handler table to use.  for now, pick the global
319         handler_t TP(TV(t)) LCKD(&iht_lock) * handler_tbl = interrupt_handlers;
320
321         if (handler_tbl[tf->tf_trapno].isr != 0)
322                 handler_tbl[tf->tf_trapno].isr(tf, handler_tbl[tf->tf_trapno].data);
323         // if we're a general purpose IPI function call, down the cpu_list
324         if ((I_SMP_CALL0 <= tf->tf_trapno) && (tf->tf_trapno <= I_SMP_CALL_LAST))
325                 down_checklist(handler_wrappers[tf->tf_trapno & 0x0f].cpu_list);
326
327         // Send EOI.  might want to do this in assembly, and possibly earlier
328         // This is set up to work with an old PIC for now
329         // Convention is that all IRQs between 32 and 47 are for the PIC.
330         // All others are LAPIC (timer, IPIs, perf, non-ExtINT LINTS, etc)
331         // For now, only 235-255 are available
332         assert(tf->tf_trapno >= 32); // slows us down, but we should never have this
333
334 #ifdef __CONFIG_ENABLE_MPTABLES__
335         /* TODO: this should be for any IOAPIC EOI, not just MPTABLES */
336         lapic_send_eoi();
337 #else
338         //Old PIC relatd code. Should be gone for good, but leaving it just incase.
339         if (tf->tf_trapno < 48)
340                 pic_send_eoi(tf->tf_trapno - PIC1_OFFSET);
341         else
342                 lapic_send_eoi();
343 #endif
344         /* Return to the current process, which should be runnable.  If we're the
345          * kernel, we should just return naturally.  Note that current and tf need
346          * to still be okay (might not be after blocking) */
347         if (in_kernel(tf))
348                 return; /* TODO: think about this, might want a helper instead. */
349         proc_restartcore();
350         assert(0);
351 }
352
353 void
354 register_interrupt_handler(handler_t TP(TV(t)) table[],
355                            uint8_t int_num, poly_isr_t handler, TV(t) data)
356 {
357         table[int_num].isr = handler;
358         table[int_num].data = data;
359 }
360
361 void page_fault_handler(struct trapframe *tf)
362 {
363         uint32_t fault_va = rcr2();
364         int prot = tf->tf_err & PF_ERROR_WRITE ? PROT_WRITE : PROT_READ;
365         int err;
366
367         /* TODO - handle kernel page faults */
368         if ((tf->tf_cs & 3) == 0) {
369                 print_trapframe(tf);
370                 panic("Page Fault in the Kernel at 0x%08x!", fault_va);
371         }
372         if ((err = handle_page_fault(current, fault_va, prot))) {
373                 /* Destroy the faulting process */
374                 printk("[%08x] user %s fault va %08x ip %08x on core %d with err %d\n",
375                        current->pid, prot & PROT_READ ? "READ" : "WRITE", fault_va,
376                        tf->tf_eip, core_id(), err);
377                 print_trapframe(tf);
378                 proc_incref(current, 1);
379                 proc_destroy(current);
380                 assert(0);
381         }
382 }
383
384 void sysenter_init(void)
385 {
386         write_msr(MSR_IA32_SYSENTER_CS, GD_KT);
387         write_msr(MSR_IA32_SYSENTER_ESP, ts.ts_esp0);
388         write_msr(MSR_IA32_SYSENTER_EIP, (uint32_t) &sysenter_handler);
389 }
390
391 /* This is called from sysenter's asm, with the tf on the kernel stack. */
392 void sysenter_callwrapper(struct trapframe *tf)
393 {
394         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
395         /* Copy out the TF for now, set tf to point to it. */
396         if (!in_kernel(tf))
397                 set_current_tf(pcpui, &tf);
398
399         if (in_kernel(tf))
400                 panic("sysenter from a kernel TF!!");
401         /* Set up and run the async calls */
402         prep_syscalls(current, (struct syscall*)tf->tf_regs.reg_eax,
403                       tf->tf_regs.reg_esi);
404         proc_restartcore();
405 }
406
407 struct kmem_cache *kernel_msg_cache;
408 void kernel_msg_init(void)
409 {
410         kernel_msg_cache = kmem_cache_create("kernel_msgs",
411                            sizeof(struct kernel_message), HW_CACHE_ALIGN, 0, 0, 0);
412 }
413
414 uint32_t send_kernel_message(uint32_t dst, amr_t pc, TV(a0t) arg0, TV(a1t) arg1,
415                              TV(a2t) arg2, int type)
416 {
417         kernel_message_t *k_msg;
418         assert(pc);
419         // note this will be freed on the destination core
420         k_msg = (kernel_message_t *CT(1))TC(kmem_cache_alloc(kernel_msg_cache, 0));
421         k_msg->srcid = core_id();
422         k_msg->pc = pc;
423         k_msg->arg0 = arg0;
424         k_msg->arg1 = arg1;
425         k_msg->arg2 = arg2;
426         switch (type) {
427                 case KMSG_IMMEDIATE:
428                         spin_lock_irqsave(&per_cpu_info[dst].immed_amsg_lock);
429                         STAILQ_INSERT_TAIL(&per_cpu_info[dst].immed_amsgs, k_msg, link);
430                         spin_unlock_irqsave(&per_cpu_info[dst].immed_amsg_lock);
431                         break;
432                 case KMSG_ROUTINE:
433                         spin_lock_irqsave(&per_cpu_info[dst].routine_amsg_lock);
434                         STAILQ_INSERT_TAIL(&per_cpu_info[dst].routine_amsgs, k_msg, link);
435                         spin_unlock_irqsave(&per_cpu_info[dst].routine_amsg_lock);
436                         break;
437                 default:
438                         panic("Unknown type of kernel message!");
439         }
440         /* since we touched memory the other core will touch (the lock), we don't
441          * need an wmb_f() */
442         /* if we're sending a routine message locally, we don't want/need an IPI */
443         if ((dst != k_msg->srcid) || (type == KMSG_IMMEDIATE))
444                 send_ipi(get_hw_coreid(dst), I_KERNEL_MSG);
445         return 0;
446 }
447
448 /* Helper function.  Returns 0 if the list was empty. */
449 static kernel_message_t *get_next_amsg(struct kernel_msg_list *list_head,
450                                        spinlock_t *list_lock)
451 {
452         kernel_message_t *k_msg;
453         spin_lock_irqsave(list_lock);
454         k_msg = STAILQ_FIRST(list_head);
455         if (k_msg)
456                 STAILQ_REMOVE_HEAD(list_head, link);
457         spin_unlock_irqsave(list_lock);
458         return k_msg;
459 }
460
461 /* Kernel message handler.  Extensive documentation is in
462  * Documentation/kernel_messages.txt.
463  *
464  * In general: this processes immediate messages, then routine messages.
465  * Routine messages might not return (__startcore, etc), so we need to be
466  * careful about a few things.
467  *
468  * Note that all of this happens from interrupt context, and interrupts are
469  * currently disabled for this gate.  Interrupts need to be disabled so that the
470  * self-ipi doesn't preempt the execution of this kernel message. */
471 void __kernel_message(struct trapframe *tf)
472 {
473         per_cpu_info_t *myinfo = &per_cpu_info[core_id()];
474         kernel_message_t msg_cp, *k_msg;
475
476         /* Copy out the TF for now, set tf to point to it. */
477         if (!in_kernel(tf))
478                 set_current_tf(myinfo, &tf);
479
480         lapic_send_eoi();
481         while (1) { // will break out when there are no more messages
482                 /* Try to get an immediate message.  Exec and free it. */
483                 k_msg = get_next_amsg(&myinfo->immed_amsgs, &myinfo->immed_amsg_lock);
484                 if (k_msg) {
485                         assert(k_msg->pc);
486                         k_msg->pc(tf, k_msg->srcid, k_msg->arg0, k_msg->arg1, k_msg->arg2);
487                         kmem_cache_free(kernel_msg_cache, (void*)k_msg);
488                 } else { // no immediate, might be a routine
489                         if (in_kernel(tf))
490                                 return; // don't execute routine msgs if we were in the kernel
491                         k_msg = get_next_amsg(&myinfo->routine_amsgs,
492                                               &myinfo->routine_amsg_lock);
493                         if (!k_msg) // no routines either
494                                 return;
495                         /* copy in, and then free, in case we don't return */
496                         msg_cp = *k_msg;
497                         kmem_cache_free(kernel_msg_cache, (void*)k_msg);
498                         /* make sure an IPI is pending if we have more work */
499                         /* techincally, we don't need to lock when checking */
500                         if (!STAILQ_EMPTY(&myinfo->routine_amsgs) &&
501                                !ipi_is_pending(I_KERNEL_MSG))
502                                 send_self_ipi(I_KERNEL_MSG);
503                         /* Execute the kernel message */
504                         assert(msg_cp.pc);
505                         /* TODO: when batching syscalls, this should be reread from cur_tf*/
506                         msg_cp.pc(tf, msg_cp.srcid, msg_cp.arg0, msg_cp.arg1, msg_cp.arg2);
507                 }
508         }
509         /* TODO: should this proc_restartcore, like the irq/trap paths?  Or at least
510          * take some things from __proc_startcore() (since we don't want to re-run
511          * kmsgs). */
512 }
513
514 /* Runs any outstanding routine kernel messages from within the kernel.  Will
515  * make sure immediates still run first (or when they arrive, if processing a
516  * bunch of these messages).  This will disable interrupts, and restore them to
517  * whatever state you left them. */
518 void process_routine_kmsg(struct trapframe *tf)
519 {
520         per_cpu_info_t *myinfo = &per_cpu_info[core_id()];
521         kernel_message_t msg_cp, *k_msg;
522         int8_t irq_state = 0;
523
524         disable_irqsave(&irq_state);
525         /* If we were told what our TF was, use that.  o/w, go with current_tf. */
526         tf = tf ? tf : current_tf;
527         while (1) {
528                 /* normally, we want ints disabled, so we don't have an empty self-ipi
529                  * for every routine message. (imagine a long list of routines).  But we
530                  * do want immediates to run ahead of routines.  This enabling should
531                  * work (might not in some shitty VMs).  Also note we can receive an
532                  * extra self-ipi for routine messages before we turn off irqs again.
533                  * Not a big deal, since we will process it right away. 
534                  * TODO: consider calling __kernel_message() here. */
535                 if (!STAILQ_EMPTY(&myinfo->immed_amsgs)) {
536                         enable_irq();
537                         cpu_relax();
538                         disable_irq();
539                 }
540                 k_msg = get_next_amsg(&myinfo->routine_amsgs,
541                                       &myinfo->routine_amsg_lock);
542                 if (!k_msg) {
543                         enable_irqsave(&irq_state);
544                         return;
545                 }
546                 /* copy in, and then free, in case we don't return */
547                 msg_cp = *k_msg;
548                 kmem_cache_free(kernel_msg_cache, (void*)k_msg);
549                 /* make sure an IPI is pending if we have more work */
550                 if (!STAILQ_EMPTY(&myinfo->routine_amsgs) &&
551                        !ipi_is_pending(I_KERNEL_MSG))
552                         send_self_ipi(I_KERNEL_MSG);
553                 /* Execute the kernel message */
554                 assert(msg_cp.pc);
555                 msg_cp.pc(tf, msg_cp.srcid, msg_cp.arg0, msg_cp.arg1, msg_cp.arg2);
556         }
557 }