More work towards getting the appservers combined
[akaros.git] / kern / arch / i686 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <stdio.h>
19 #include <slab.h>
20 #include <syscall.h>
21
22 taskstate_t RO ts;
23
24 /* Interrupt descriptor table.  (Must be built at run time because
25  * shifted function addresses can't be represented in relocation records.)
26  */
27 // Aligned on an 8 byte boundary (SDM V3A 5-13)
28 gatedesc_t __attribute__ ((aligned (8))) (RO idt)[256] = { { 0 } };
29 pseudodesc_t RO idt_pd = {
30         sizeof(idt) - 1, (uint32_t) idt
31 };
32
33 /* global handler table, used by core0 (for now).  allows the registration
34  * of functions to be called when servicing an interrupt.  other cores
35  * can set up their own later.
36  */
37 #ifdef __IVY__
38 #pragma cilnoremove("iht_lock")
39 #endif
40 spinlock_t iht_lock;
41 handler_t TP(TV(t)) LCKD(&iht_lock) (RO interrupt_handlers)[NUM_INTERRUPT_HANDLERS];
42
43 static const char *NTS trapname(int trapno)
44 {
45     // zra: excnames is SREADONLY because Ivy doesn't trust const
46         static const char *NT const (RO excnames)[] = {
47                 "Divide error",
48                 "Debug",
49                 "Non-Maskable Interrupt",
50                 "Breakpoint",
51                 "Overflow",
52                 "BOUND Range Exceeded",
53                 "Invalid Opcode",
54                 "Device Not Available",
55                 "Double Fault",
56                 "Coprocessor Segment Overrun",
57                 "Invalid TSS",
58                 "Segment Not Present",
59                 "Stack Fault",
60                 "General Protection",
61                 "Page Fault",
62                 "(unknown trap)",
63                 "x87 FPU Floating-Point Error",
64                 "Alignment Check",
65                 "Machine-Check",
66                 "SIMD Floating-Point Exception"
67         };
68
69         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
70                 return excnames[trapno];
71         if (trapno == T_SYSCALL)
72                 return "System call";
73         return "(unknown trap)";
74 }
75
76
77 void
78 idt_init(void)
79 {
80         extern segdesc_t (RO gdt)[];
81
82         // This table is made in trapentry.S by each macro in that file.
83         // It is layed out such that the ith entry is the ith's traphandler's
84         // (uint32_t) trap addr, then (uint32_t) trap number
85         struct trapinfo { uint32_t trapaddr; uint32_t trapnumber; };
86         extern struct trapinfo (BND(__this,trap_tbl_end) RO trap_tbl)[];
87         extern struct trapinfo (SNT RO trap_tbl_end)[];
88         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
89         extern void ISR_default(void);
90
91         // set all to default, to catch everything
92         for(i = 0; i < 256; i++)
93                 ROSETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
94
95         // set all entries that have real trap handlers
96         // we need to stop short of the last one, since the last is the default
97         // handler with a fake interrupt number (500) that is out of bounds of
98         // the idt[]
99         // if we set these to trap gates, be sure to handle the IRQs separately
100         // and we might need to break our pretty tables
101         for(i = 0; i < trap_tbl_size - 1; i++)
102                 ROSETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
103
104         // turn on syscall handling and other user-accessible ints
105         // DPL 3 means this can be triggered by the int instruction
106         // STS_TG32 sets the IDT type to a Trap Gate (interrupts enabled)
107         idt[T_SYSCALL].gd_dpl = SINIT(3);
108         idt[T_SYSCALL].gd_type = SINIT(STS_TG32);
109         idt[T_BRKPT].gd_dpl = SINIT(3);
110
111         // Setup a TSS so that we get the right stack
112         // when we trap to the kernel.
113         ts.ts_esp0 = SINIT(KSTACKTOP);
114         ts.ts_ss0 = SINIT(GD_KD);
115
116         // Initialize the TSS field of the gdt.
117         SEG16ROINIT(gdt[GD_TSS >> 3],STS_T32A, (uint32_t)(&ts),sizeof(taskstate_t),0);
118         //gdt[GD_TSS >> 3] = (segdesc_t)SEG16(STS_T32A, (uint32_t) (&ts),
119         //                                 sizeof(taskstate_t), 0);
120         gdt[GD_TSS >> 3].sd_s = SINIT(0);
121
122         // Load the TSS
123         ltr(GD_TSS);
124
125         // Load the IDT
126         asm volatile("lidt idt_pd");
127
128         // This will go away when we start using the IOAPIC properly
129         pic_remap();
130         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
131         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
132         // mask it to shut it up for now
133         mask_lapic_lvt(LAPIC_LVT_LINT0);
134         // and turn it on
135         lapic_enable();
136 }
137
138 void
139 print_regs(push_regs_t *regs)
140 {
141         cprintf("  edi  0x%08x\n", regs->reg_edi);
142         cprintf("  esi  0x%08x\n", regs->reg_esi);
143         cprintf("  ebp  0x%08x\n", regs->reg_ebp);
144         cprintf("  oesp 0x%08x\n", regs->reg_oesp);
145         cprintf("  ebx  0x%08x\n", regs->reg_ebx);
146         cprintf("  edx  0x%08x\n", regs->reg_edx);
147         cprintf("  ecx  0x%08x\n", regs->reg_ecx);
148         cprintf("  eax  0x%08x\n", regs->reg_eax);
149 }
150
151 void
152 print_trapframe(trapframe_t *tf)
153 {
154         static spinlock_t ptf_lock;
155
156         spin_lock_irqsave(&ptf_lock);
157         cprintf("TRAP frame at %p on core %d\n", tf, core_id());
158         print_regs(&tf->tf_regs);
159         cprintf("  es   0x----%04x\n", tf->tf_es);
160         cprintf("  ds   0x----%04x\n", tf->tf_ds);
161         cprintf("  trap 0x%08x %s\n", tf->tf_trapno, trapname(tf->tf_trapno));
162         cprintf("  err  0x%08x\n", tf->tf_err);
163         cprintf("  eip  0x%08x\n", tf->tf_eip);
164         cprintf("  cs   0x----%04x\n", tf->tf_cs);
165         cprintf("  flag 0x%08x\n", tf->tf_eflags);
166         cprintf("  esp  0x%08x\n", tf->tf_esp);
167         cprintf("  ss   0x----%04x\n", tf->tf_ss);
168         spin_unlock_irqsave(&ptf_lock);
169 }
170
171 static void
172 trap_dispatch(trapframe_t *tf)
173 {
174         // Handle processor exceptions.
175         switch(tf->tf_trapno) {
176                 case T_BRKPT:
177                         monitor(tf);
178                         break;
179                 case T_PGFLT:
180                         page_fault_handler(tf);
181                         break;
182                 case T_SYSCALL:
183                         // check for userspace, for now
184                         assert(tf->tf_cs != GD_KT);
185                         // syscall code wants an edible reference for current
186                         proc_incref(current, 1);
187                         tf->tf_regs.reg_eax =
188                                 syscall(current, tf->tf_regs.reg_eax, tf->tf_regs.reg_edx,
189                                         tf->tf_regs.reg_ecx, tf->tf_regs.reg_ebx,
190                                         tf->tf_regs.reg_edi, tf->tf_regs.reg_esi);
191                         proc_decref(current, 1);
192                         break;
193                 default:
194                         // Unexpected trap: The user process or the kernel has a bug.
195                         print_trapframe(tf);
196                         if (tf->tf_cs == GD_KT)
197                                 panic("Damn Damn!  Unhandled trap in the kernel!");
198                         else {
199                                 warn("Unexpected trap from userspace");
200                                 proc_incref(current, 1);
201                                 proc_destroy(current);
202                                 return;
203                         }
204         }
205         return;
206 }
207
208 void
209 env_push_ancillary_state(env_t* e)
210 {
211         // TODO: (HSS) handle silly state (don't really want this per-process)
212         // Here's where you'll save FP/MMX/XMM regs
213 }
214
215 void
216 env_pop_ancillary_state(env_t* e)
217 {
218         // Here's where you'll restore FP/MMX/XMM regs
219 }
220
221 void
222 trap(trapframe_t *tf)
223 {
224         //printk("Incoming TRAP frame on core %d at %p\n", core_id(), tf);
225
226         /* Note we are not preemptively saving the TF in the env_tf.  We do maintain
227          * a reference to it in current_tf (a per-cpu pointer).
228          * In general, only save the tf and any silly state once you know it
229          * is necessary (blocking).  And only save it in env_tf when you know you
230          * are single core (PROC_RUNNING_S) */
231         set_current_tf(tf);
232
233         if ((tf->tf_cs & ~3) != GD_UT && (tf->tf_cs & ~3) != GD_KT) {
234                 print_trapframe(tf);
235                 panic("Trapframe with invalid CS!");
236         }
237
238         // Dispatch based on what type of trap occurred
239         trap_dispatch(tf);
240
241         // Return to the current process, which should be runnable.
242         proc_startcore(current, tf); // Note the comment in syscall.c
243 }
244
245 void
246 irq_handler(trapframe_t *tf)
247 {
248         // save a per-core reference to the tf
249         set_current_tf(tf);
250         //if (core_id())
251         //      cprintf("Incoming IRQ, ISR: %d on core %d\n", tf->tf_trapno, core_id());
252         // merge this with alltraps?  other than the EOI... or do the same in all traps
253
254         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
255
256         // determine the interrupt handler table to use.  for now, pick the global
257         handler_t TP(TV(t)) LCKD(&iht_lock) * handler_tbl = interrupt_handlers;
258
259         if (handler_tbl[tf->tf_trapno].isr != 0)
260                 handler_tbl[tf->tf_trapno].isr(tf, handler_tbl[tf->tf_trapno].data);
261         // if we're a general purpose IPI function call, down the cpu_list
262         if ((I_SMP_CALL0 <= tf->tf_trapno) && (tf->tf_trapno <= I_SMP_CALL_LAST))
263                 down_checklist(handler_wrappers[tf->tf_trapno & 0x0f].cpu_list);
264
265         // Send EOI.  might want to do this in assembly, and possibly earlier
266         // This is set up to work with an old PIC for now
267         // Convention is that all IRQs between 32 and 47 are for the PIC.
268         // All others are LAPIC (timer, IPIs, perf, non-ExtINT LINTS, etc)
269         // For now, only 235-255 are available
270         assert(tf->tf_trapno >= 32); // slows us down, but we should never have this
271         
272         lapic_send_eoi();
273         
274         /*
275         //Old PIC relatd code. Should be gone for good, but leaving it just incase.
276         if (tf->tf_trapno < 48)
277                 pic_send_eoi(tf->tf_trapno - PIC1_OFFSET);
278         else
279                 lapic_send_eoi();
280         */
281
282 }
283
284 void
285 register_interrupt_handler(handler_t TP(TV(t)) table[],
286                            uint8_t int_num, poly_isr_t handler, TV(t) data)
287 {
288         table[int_num].isr = handler;
289         table[int_num].data = data;
290 }
291
292 void
293 page_fault_handler(trapframe_t *tf)
294 {
295         uint32_t fault_va;
296
297         // Read processor's CR2 register to find the faulting address
298         fault_va = rcr2();
299
300         // Handle kernel-mode page faults.
301
302         // TODO - one day, we'll want to handle this.
303         if ((tf->tf_cs & 3) == 0) {
304                 print_trapframe(tf);
305                 panic("Page Fault in the Kernel at 0x%08x!", fault_va);
306         }
307
308         // We've already handled kernel-mode exceptions, so if we get here,
309         // the page fault happened in user mode.
310
311         // Call the environment's page fault upcall, if one exists.  Set up a
312         // page fault stack frame on the user exception stack (below
313         // UXSTACKTOP), then branch to current->env_pgfault_upcall.
314         //
315         // The page fault upcall might cause another page fault, in which case
316         // we branch to the page fault upcall recursively, pushing another
317         // page fault stack frame on top of the user exception stack.
318         //
319         // The trap handler needs one word of scratch space at the top of the
320         // trap-time stack in order to return.  In the non-recursive case, we
321         // don't have to worry about this because the top of the regular user
322         // stack is free.  In the recursive case, this means we have to leave
323         // an extra word between the current top of the exception stack and
324         // the new stack frame because the exception stack _is_ the trap-time
325         // stack.
326         //
327         // If there's no page fault upcall, the environment didn't allocate a
328         // page for its exception stack, or the exception stack overflows,
329         // then destroy the environment that caused the fault.
330         //
331         // Hints:
332         //   user_mem_assert() and env_run() are useful here.
333         //   To change what the user environment runs, modify 'current->env_tf'
334         //   (the 'tf' variable points at 'current->env_tf').
335
336         // LAB 4: Your code here.
337
338         // Destroy the environment that caused the fault.
339         cprintf("[%08x] user fault va %08x ip %08x from core %d\n",
340                 current->pid, fault_va, tf->tf_eip, core_id());
341         print_trapframe(tf);
342         proc_incref(current, 1);
343         proc_destroy(current);
344 }
345
346 void sysenter_init(void)
347 {
348         write_msr(MSR_IA32_SYSENTER_CS, GD_KT);
349         write_msr(MSR_IA32_SYSENTER_ESP, ts.ts_esp0);
350         write_msr(MSR_IA32_SYSENTER_EIP, (uint32_t) &sysenter_handler);
351 }
352
353 /* This is called from sysenter's asm, with the tf on the kernel stack. */
354 void sysenter_callwrapper(struct Trapframe *tf)
355 {
356         // save a per-core reference to the tf
357         set_current_tf(tf);
358
359         // syscall code wants an edible reference for current
360         proc_incref(current, 1);
361         tf->tf_regs.reg_eax = (intreg_t) syscall(current,
362                                                  tf->tf_regs.reg_eax,
363                                                  tf->tf_regs.reg_edx,
364                                                  tf->tf_regs.reg_ecx,
365                                                  tf->tf_regs.reg_ebx,
366                                                  tf->tf_regs.reg_edi,
367                                                  0);
368         proc_decref(current, 1);
369         /*
370          * careful here - we need to make sure that this current is the right
371          * process, which could be weird if the syscall blocked.  it would need to
372          * restore the proper value in current before returning to here.
373          * likewise, tf could be pointing to random gibberish.
374          */
375         proc_startcore(current, tf);
376 }
377
378 struct kmem_cache *active_msg_cache;
379 void active_msg_init(void)
380 {
381         active_msg_cache = kmem_cache_create("active_msgs",
382                            sizeof(struct active_message), HW_CACHE_ALIGN, 0, 0, 0);
383 }
384
385 uint32_t send_active_message(uint32_t dst, amr_t pc,
386                              TV(a0t) arg0, TV(a1t) arg1, TV(a2t) arg2)
387 {
388         active_message_t *a_msg;
389         assert(pc);
390         // note this will be freed on the destination core
391         a_msg = (active_message_t *CT(1))TC(kmem_cache_alloc(active_msg_cache, 0));
392         a_msg->srcid = core_id();
393         a_msg->pc = pc;
394         a_msg->arg0 = arg0;
395         a_msg->arg1 = arg1;
396         a_msg->arg2 = arg2;
397         spin_lock_irqsave(&per_cpu_info[dst].amsg_lock);
398         STAILQ_INSERT_TAIL(&per_cpu_info[dst].active_msgs, a_msg, link);
399         spin_unlock_irqsave(&per_cpu_info[dst].amsg_lock);
400         // since we touched memory the other core will touch (the lock), we don't
401         // need an wmb_f()
402         send_ipi(get_hw_coreid(dst), I_ACTIVE_MSG);
403         return 0;
404 }
405
406 /* Active message handler.  We don't want to block other AMs from coming in, so
407  * we'll copy out the message and let go of the lock.  This won't return until
408  * all pending AMs are executed.  If the PC is 0, then this was an extra IPI and
409  * we already handled the message (or someone is sending IPIs without loading
410  * the active message...)
411  * Note that all of this happens from interrupt context, and interrupts are
412  * currently disabled for this gate.  Interrupts need to be disabled so that the
413  * self-ipi doesn't preempt the execution of this active message. */
414 void __active_message(trapframe_t *tf)
415 {
416         per_cpu_info_t RO*myinfo = &per_cpu_info[core_id()];
417         active_message_t my_msg, *a_msg;
418
419         lapic_send_eoi();
420         while (1) { // will break out when there are no more messages
421                 /* Get the message */
422                 spin_lock_irqsave(&myinfo->amsg_lock);
423                 a_msg = STAILQ_FIRST(&myinfo->active_msgs);
424                 /* No messages to execute, so break out, etc. */
425                 if (!a_msg) {
426                         spin_unlock_irqsave(&myinfo->amsg_lock);
427                         return;
428                 }
429                 STAILQ_REMOVE_HEAD(&myinfo->active_msgs, link);
430                 spin_unlock_irqsave(&myinfo->amsg_lock);
431                 // copy in, and then free, in case we don't return
432                 my_msg = *a_msg;
433                 kmem_cache_free(active_msg_cache, (void *CT(1))TC(a_msg));
434                 assert(my_msg.pc);
435                 /* In case the function doesn't return (which is common: __startcore,
436                  * __death, etc), there is a chance we could lose an amsg.  We can only
437                  * have up to two interrupts outstanding, and if we never return, we
438                  * never deal with any other amsgs.  This extra IPI hurts performance
439                  * but is only necessary if there is another outstanding message in the
440                  * buffer, but makes sure we never miss out on an amsg. */
441                 spin_lock_irqsave(&myinfo->amsg_lock);
442                 if (!STAILQ_EMPTY(&myinfo->active_msgs))
443                         send_self_ipi(I_ACTIVE_MSG);
444                 spin_unlock_irqsave(&myinfo->amsg_lock);
445                 /* Execute the active message */
446                 my_msg.pc(tf, my_msg.srcid, my_msg.arg0, my_msg.arg1, my_msg.arg2);
447         }
448 }