29e979449ae39076483a5d841128cd9f58d80e8a
[akaros.git] / kern / arch / i686 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22 #include <kdebug.h>
23 #include <kmalloc.h>
24
25 taskstate_t RO ts;
26
27 /* Interrupt descriptor table.  (Must be built at run time because
28  * shifted function addresses can't be represented in relocation records.)
29  */
30 // Aligned on an 8 byte boundary (SDM V3A 5-13)
31 gatedesc_t __attribute__ ((aligned (8))) (RO idt)[256] = { { 0 } };
32 pseudodesc_t RO idt_pd = {
33         sizeof(idt) - 1, (uint32_t) idt
34 };
35
36 /* global handler table, used by core0 (for now).  allows the registration
37  * of functions to be called when servicing an interrupt.  other cores
38  * can set up their own later.
39  */
40 #ifdef __IVY__
41 #pragma cilnoremove("iht_lock")
42 #endif
43 spinlock_t iht_lock;
44 handler_t TP(TV(t)) LCKD(&iht_lock) (RO interrupt_handlers)[NUM_INTERRUPT_HANDLERS];
45
46 static const char *NTS trapname(int trapno)
47 {
48     // zra: excnames is SREADONLY because Ivy doesn't trust const
49         static const char *NT const (RO excnames)[] = {
50                 "Divide error",
51                 "Debug",
52                 "Non-Maskable Interrupt",
53                 "Breakpoint",
54                 "Overflow",
55                 "BOUND Range Exceeded",
56                 "Invalid Opcode",
57                 "Device Not Available",
58                 "Double Fault",
59                 "Coprocessor Segment Overrun",
60                 "Invalid TSS",
61                 "Segment Not Present",
62                 "Stack Fault",
63                 "General Protection",
64                 "Page Fault",
65                 "(unknown trap)",
66                 "x87 FPU Floating-Point Error",
67                 "Alignment Check",
68                 "Machine-Check",
69                 "SIMD Floating-Point Exception"
70         };
71
72         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
73                 return excnames[trapno];
74         if (trapno == T_SYSCALL)
75                 return "System call";
76         return "(unknown trap)";
77 }
78
79 /* Set stacktop for the current core to be the stack the kernel will start on
80  * when trapping/interrupting from userspace.  Don't use this til after
81  * smp_percpu_init().  We can probably get the TSS by reading the task register
82  * and then the GDT.  Still, it's a pain. */
83 void set_stack_top(uintptr_t stacktop)
84 {
85         struct per_cpu_info *pcpu = &per_cpu_info[core_id()];
86         /* No need to reload the task register, this takes effect immediately */
87         pcpu->tss->ts_esp0 = stacktop;
88         /* Also need to make sure sysenters come in correctly */
89         write_msr(MSR_IA32_SYSENTER_ESP, stacktop);
90 }
91
92 /* Note the check implies we only are on a one page stack (or the first page) */
93 uintptr_t get_stack_top(void)
94 {
95         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
96         uintptr_t stacktop;
97         /* so we can check this in interrupt handlers (before smp_boot()) */
98         if (!pcpui->tss)
99                 return ROUNDUP(read_esp(), PGSIZE);
100         stacktop = pcpui->tss->ts_esp0;
101         if (stacktop != ROUNDUP(read_esp(), PGSIZE))
102                 panic("Bad stacktop: %08p esp one is %08p\n", stacktop,
103                       ROUNDUP(read_esp(), PGSIZE));
104         return stacktop;
105 }
106
107 /* Starts running the current TF, just using ret. */
108 void pop_kernel_ctx(struct kernel_ctx *ctx)
109 {
110         asm volatile ("movl %1,%%esp;           " /* move to future stack */
111                       "pushl %2;                " /* push cs */
112                       "movl %0,%%esp;           " /* move to TF */
113                       "addl $0x20,%%esp;        " /* move to tf_gs slot */
114                       "movl %1,(%%esp);         " /* write future esp */
115                       "subl $0x20,%%esp;        " /* move back to tf start */
116                       "popal;                   " /* restore regs */
117                       "popl %%esp;              " /* set stack ptr */
118                       "subl $0x4,%%esp;         " /* jump down past CS */
119                       "ret                      " /* return to the EIP */
120                       :
121                       : "g"(&ctx->hw_tf), "r"(ctx->hw_tf.tf_esp),
122                         "r"(ctx->hw_tf.tf_eip)
123                       : "memory");
124         panic("ret failed");                            /* mostly to placate your mom */
125 }
126
127 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
128 void send_nmi(uint32_t os_coreid)
129 {
130         /* NMI / IPI for x86 are limited to 8 bits */
131         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
132         __send_nmi(hw_core);
133 }
134
135 void idt_init(void)
136 {
137         extern segdesc_t (RO gdt)[];
138
139         // This table is made in trapentry.S by each macro in that file.
140         // It is layed out such that the ith entry is the ith's traphandler's
141         // (uint32_t) trap addr, then (uint32_t) trap number
142         struct trapinfo { uint32_t trapaddr; uint32_t trapnumber; };
143         extern struct trapinfo (BND(__this,trap_tbl_end) RO trap_tbl)[];
144         extern struct trapinfo (SNT RO trap_tbl_end)[];
145         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
146         extern void ISR_default(void);
147
148         // set all to default, to catch everything
149         for(i = 0; i < 256; i++)
150                 ROSETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
151
152         // set all entries that have real trap handlers
153         // we need to stop short of the last one, since the last is the default
154         // handler with a fake interrupt number (500) that is out of bounds of
155         // the idt[]
156         // if we set these to trap gates, be sure to handle the IRQs separately
157         // and we might need to break our pretty tables
158         for(i = 0; i < trap_tbl_size - 1; i++)
159                 ROSETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
160
161         // turn on syscall handling and other user-accessible ints
162         // DPL 3 means this can be triggered by the int instruction
163         // STS_TG32 sets the IDT type to a Interrupt Gate (interrupts disabled)
164         idt[T_SYSCALL].gd_dpl = SINIT(3);
165         idt[T_SYSCALL].gd_type = SINIT(STS_IG32);
166         idt[T_BRKPT].gd_dpl = SINIT(3);
167
168         /* Setup a TSS so that we get the right stack when we trap to the kernel. */
169         ts.ts_esp0 = (uintptr_t)bootstacktop;
170         ts.ts_ss0 = SINIT(GD_KD);
171 #ifdef __CONFIG_KTHREAD_POISON__
172         /* TODO: KTHR-STACK */
173         uintptr_t *poison = (uintptr_t*)ROUNDDOWN(bootstacktop - 1, PGSIZE);
174         *poison = 0xdeadbeef;
175 #endif /* __CONFIG_KTHREAD_POISON__ */
176
177         // Initialize the TSS field of the gdt.
178         SEG16ROINIT(gdt[GD_TSS >> 3],STS_T32A, (uint32_t)(&ts),sizeof(taskstate_t),0);
179         //gdt[GD_TSS >> 3] = (segdesc_t)SEG16(STS_T32A, (uint32_t) (&ts),
180         //                                 sizeof(taskstate_t), 0);
181         gdt[GD_TSS >> 3].sd_s = SINIT(0);
182
183         // Load the TSS
184         ltr(GD_TSS);
185
186         // Load the IDT
187         asm volatile("lidt idt_pd");
188
189         // This will go away when we start using the IOAPIC properly
190         pic_remap();
191         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
192         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
193         // mask it to shut it up for now
194         mask_lapic_lvt(LAPIC_LVT_LINT0);
195         // and turn it on
196         lapic_enable();
197         /* register the generic timer_interrupt() handler for the per-core timers */
198         register_interrupt_handler(interrupt_handlers, LAPIC_TIMER_DEFAULT_VECTOR,
199                                    timer_interrupt, NULL);
200         /* register the kernel message handler */
201         register_interrupt_handler(interrupt_handlers, I_KERNEL_MSG,
202                                    handle_kmsg_ipi, NULL);
203 }
204
205 static void print_regs(push_regs_t *regs)
206 {
207         cprintf("  edi  0x%08x\n", regs->reg_edi);
208         cprintf("  esi  0x%08x\n", regs->reg_esi);
209         cprintf("  ebp  0x%08x\n", regs->reg_ebp);
210         cprintf("  oesp 0x%08x\n", regs->reg_oesp);
211         cprintf("  ebx  0x%08x\n", regs->reg_ebx);
212         cprintf("  edx  0x%08x\n", regs->reg_edx);
213         cprintf("  ecx  0x%08x\n", regs->reg_ecx);
214         cprintf("  eax  0x%08x\n", regs->reg_eax);
215 }
216
217 void print_trapframe(struct hw_trapframe *hw_tf)
218 {
219         static spinlock_t ptf_lock = SPINLOCK_INITIALIZER_IRQSAVE;
220
221         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
222         /* This is only called in debug scenarios, and often when the kernel trapped
223          * and needs to tell us about it.  Disable the lock checker so it doesn't go
224          * nuts when we print/panic */
225         pcpui->__lock_depth_disabled++;
226         spin_lock_irqsave(&ptf_lock);
227         printk("TRAP frame at %p on core %d\n", hw_tf, core_id());
228         print_regs(&hw_tf->tf_regs);
229         printk("  gs   0x----%04x\n", hw_tf->tf_gs);
230         printk("  fs   0x----%04x\n", hw_tf->tf_fs);
231         printk("  es   0x----%04x\n", hw_tf->tf_es);
232         printk("  ds   0x----%04x\n", hw_tf->tf_ds);
233         printk("  trap 0x%08x %s\n",  hw_tf->tf_trapno, trapname(hw_tf->tf_trapno));
234         printk("  err  0x%08x\n",     hw_tf->tf_err);
235         printk("  eip  0x%08x\n",     hw_tf->tf_eip);
236         printk("  cs   0x----%04x\n", hw_tf->tf_cs);
237         printk("  flag 0x%08x\n",     hw_tf->tf_eflags);
238         /* Prevents us from thinking these mean something for nested interrupts. */
239         if (hw_tf->tf_cs != GD_KT) {
240                 printk("  esp  0x%08x\n",     hw_tf->tf_esp);
241                 printk("  ss   0x----%04x\n", hw_tf->tf_ss);
242         }
243         spin_unlock_irqsave(&ptf_lock);
244         pcpui->__lock_depth_disabled--;
245 }
246
247 static void fake_rdtscp(struct hw_trapframe *hw_tf)
248 {
249         uint64_t tsc_time = read_tsc();
250         hw_tf->tf_eip += 3;
251         hw_tf->tf_regs.reg_eax = tsc_time & 0xffffffff;
252         hw_tf->tf_regs.reg_edx = tsc_time >> 32;
253         hw_tf->tf_regs.reg_ecx = core_id();
254 }
255
256 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
257  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
258 static void trap_dispatch(struct hw_trapframe *hw_tf)
259 {
260         struct per_cpu_info *pcpui;
261         // Handle processor exceptions.
262         switch(hw_tf->tf_trapno) {
263                 case T_NMI:
264                         /* Temporarily disable deadlock detection when we print.  We could
265                          * deadlock if we were printing when we NMIed. */
266                         pcpui = &per_cpu_info[core_id()];
267                         pcpui->__lock_depth_disabled++;
268                         print_trapframe(hw_tf);
269                         char *fn_name = get_fn_name(hw_tf->tf_eip);
270                         printk("Core %d is at %08p (%s)\n", core_id(), hw_tf->tf_eip,
271                                fn_name);
272                         kfree(fn_name);
273                         print_kmsgs(core_id());
274                         pcpui->__lock_depth_disabled--;
275                         break;
276                 case T_BRKPT:
277                         enable_irq();
278                         monitor(hw_tf);
279                         break;
280                 case T_ILLOP:
281                         pcpui = &per_cpu_info[core_id()];
282                         pcpui->__lock_depth_disabled++;         /* for print debugging */
283                         /* We will muck with the actual TF.  If we're dealing with
284                          * userspace, we need to make sure we edit the actual TF that will
285                          * get restarted (pcpui), and not the TF on the kstack (which aren't
286                          * the same).  See set_current_ctx() for more info. */
287                         if (!in_kernel(hw_tf))
288                                 hw_tf = &pcpui->cur_ctx->tf.hw_tf;
289                         printd("bad opcode, eip: %08p, next 3 bytes: %x %x %x\n",
290                                hw_tf->tf_eip, 
291                                *(uint8_t*)(hw_tf->tf_eip + 0), 
292                                *(uint8_t*)(hw_tf->tf_eip + 1), 
293                                *(uint8_t*)(hw_tf->tf_eip + 2)); 
294                         /* rdtscp: 0f 01 f9 */
295                         if (*(uint8_t*)(hw_tf->tf_eip + 0) == 0x0f, 
296                             *(uint8_t*)(hw_tf->tf_eip + 1) == 0x01, 
297                             *(uint8_t*)(hw_tf->tf_eip + 2) == 0xf9) {
298                                 fake_rdtscp(hw_tf);
299                                 pcpui->__lock_depth_disabled--; /* for print debugging */
300                                 return;
301                         }
302                         enable_irq();
303                         monitor(hw_tf);
304                         pcpui->__lock_depth_disabled--;         /* for print debugging */
305                         break;
306                 case T_PGFLT:
307                         page_fault_handler(hw_tf);
308                         break;
309                 case T_SYSCALL:
310                         enable_irq();
311                         // check for userspace, for now
312                         assert(hw_tf->tf_cs != GD_KT);
313                         /* Set up and run the async calls */
314                         prep_syscalls(current, (struct syscall*)hw_tf->tf_regs.reg_eax,
315                                       hw_tf->tf_regs.reg_edx);
316                         break;
317                 default:
318                         // Unexpected trap: The user process or the kernel has a bug.
319                         print_trapframe(hw_tf);
320                         if (hw_tf->tf_cs == GD_KT)
321                                 panic("Damn Damn!  Unhandled trap in the kernel!");
322                         else {
323                                 warn("Unexpected trap from userspace");
324                                 enable_irq();
325                                 proc_destroy(current);
326                         }
327         }
328         return;
329 }
330
331 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
332  * consider doing this in trapentry.S
333  *
334  * TODO: consider having this return the tf used, so we can set tf in trap and
335  * irq handlers to edit the TF that will get restarted.  Right now, the kernel
336  * uses and restarts tf, but userspace restarts the old pcpui tf.  It is
337  * tempting to do this, but note that tf stays on the stack of the kthread,
338  * while pcpui->cur_ctx is for the core we trapped in on.  Meaning if we ever
339  * block, suddenly cur_ctx is pointing to some old clobbered state that was
340  * already returned to and can't be trusted.  Meanwhile tf can always be trusted
341  * (like with an in_kernel() check).  The only types of traps from the user that
342  * can be expected to have editable trapframes are ones that don't block. */
343 static void set_current_ctx_hw(struct per_cpu_info *pcpui,
344                                struct hw_trapframe *hw_tf)
345 {
346         assert(!irq_is_enabled());
347         assert(!pcpui->cur_ctx);
348         pcpui->actual_ctx.type = ROS_HW_CTX;
349         pcpui->actual_ctx.tf.hw_tf = *hw_tf;
350         pcpui->cur_ctx = &pcpui->actual_ctx;
351 }
352
353 static void set_current_ctx_sw(struct per_cpu_info *pcpui,
354                                struct sw_trapframe *sw_tf)
355 {
356         assert(!irq_is_enabled());
357         assert(!pcpui->cur_ctx);
358         pcpui->actual_ctx.type = ROS_SW_CTX;
359         pcpui->actual_ctx.tf.sw_tf = *sw_tf;
360         pcpui->cur_ctx = &pcpui->actual_ctx;
361 }
362
363 /* If the interrupt interrupted a halt, we advance past it.  Made to work with
364  * x86's custom cpu_halt() in arch/arch.h.  Note this nearly never gets called.
365  * I needed to insert exactly one 'nop' in cpu_halt() (that isn't there now) to
366  * get the interrupt to trip on the hlt, o/w the hlt will execute before the
367  * interrupt arrives (even with a pending interrupt that should hit right after
368  * an interrupt_enable (sti)).  This was on the i7. */
369 static void abort_halt(struct hw_trapframe *hw_tf)
370 {
371         /* Don't care about user TFs.  Incidentally, dereferencing user EIPs is
372          * reading userspace memory, which can be dangerous.  It can page fault,
373          * like immediately after a fork (which doesn't populate the pages). */
374         if (!in_kernel(hw_tf))
375                 return;
376         /* the halt instruction in 32 bit is 0xf4, and it's size is 1 byte */
377         if (*(uint8_t*)hw_tf->tf_eip == 0xf4)
378                 hw_tf->tf_eip += 1;
379 }
380
381 void trap(struct hw_trapframe *hw_tf)
382 {
383         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
384         /* Copy out the TF for now */
385         if (!in_kernel(hw_tf))
386                 set_current_ctx_hw(pcpui, hw_tf);
387         else
388                 inc_ktrap_depth(pcpui);
389
390         printd("Incoming TRAP %d on core %d, TF at %p\n", hw_tf->tf_trapno,
391                core_id(), hw_tf);
392         if ((hw_tf->tf_cs & ~3) != GD_UT && (hw_tf->tf_cs & ~3) != GD_KT) {
393                 print_trapframe(hw_tf);
394                 panic("Trapframe with invalid CS!");
395         }
396         trap_dispatch(hw_tf);
397         /* Return to the current process, which should be runnable.  If we're the
398          * kernel, we should just return naturally.  Note that current and tf need
399          * to still be okay (might not be after blocking) */
400         if (in_kernel(hw_tf)) {
401                 dec_ktrap_depth(pcpui);
402                 return;
403         }
404         proc_restartcore();
405         assert(0);
406 }
407
408 /* Tells us if an interrupt (trap_nr) came from the PIC or not */
409 static bool irq_from_pic(uint32_t trap_nr)
410 {
411         /* The 16 IRQs within the range [PIC1_OFFSET, PIC1_OFFSET + 15] came from
412          * the PIC.  [32-47] */
413         if (trap_nr < PIC1_OFFSET)
414                 return FALSE;
415         if (trap_nr > PIC1_OFFSET + 15)
416                 return FALSE;
417         return TRUE;
418 }
419
420 /* Helper: returns TRUE if the irq is spurious.  Pass in the trap_nr, not the
421  * IRQ number (trap_nr = PIC_OFFSET + irq) */
422 static bool check_spurious_irq(uint32_t trap_nr)
423 {
424 #ifndef __CONFIG_ENABLE_MPTABLES__              /* TODO: our proxy for using the PIC */
425         /* the PIC may send spurious irqs via one of the chips irq 7.  if the isr
426          * doesn't show that irq, then it was spurious, and we don't send an eoi.
427          * Check out http://wiki.osdev.org/8259_PIC#Spurious_IRQs */
428         if ((trap_nr == PIC1_SPURIOUS) && !(pic_get_isr() & PIC1_SPURIOUS)) {
429                 printk("Spurious PIC1 irq!\n"); /* want to know if this happens */
430                 return TRUE;
431         }
432         if ((trap_nr == PIC2_SPURIOUS) && !(pic_get_isr() & PIC2_SPURIOUS)) {
433                 printk("Spurious PIC2 irq!\n"); /* want to know if this happens */
434                 /* for the cascaded PIC, we *do* need to send an EOI to the master's
435                  * cascade irq (2). */
436                 pic_send_eoi(2);
437                 return TRUE;
438         }
439         /* At this point, we know the PIC didn't send a spurious IRQ */
440         if (irq_from_pic(trap_nr))
441                 return FALSE;
442 #endif
443         /* Either way (with or without a PIC), we need to check the LAPIC.
444          * FYI: lapic_spurious is 255 on qemu and 15 on the nehalem..  We actually
445          * can set bits 4-7, and P6s have 0-3 hardwired to 0.  YMMV.
446          *
447          * The SDM recommends not using the spurious vector for any other IRQs (LVT
448          * or IOAPIC RTE), since the handlers don't send an EOI.  However, our check
449          * here allows us to use the vector since we can tell the diff btw a
450          * spurious and a real IRQ. */
451         uint8_t lapic_spurious = read_mmreg32(LAPIC_SPURIOUS) & 0xff;
452         /* Note the lapic's vectors are not shifted by an offset. */
453         if ((trap_nr == lapic_spurious) && !lapic_get_isr_bit(lapic_spurious)) {
454                 printk("Spurious LAPIC irq %d, core %d!\n", lapic_spurious, core_id());
455                 lapic_print_isr();
456                 return TRUE;
457         }
458         return FALSE;
459 }
460
461 /* Helper, sends an end-of-interrupt for the trap_nr (not HW IRQ number). */
462 static void send_eoi(uint32_t trap_nr)
463 {
464 #ifndef __CONFIG_ENABLE_MPTABLES__              /* TODO: our proxy for using the PIC */
465         /* WARNING: this will break if the LAPIC requests vectors that overlap with
466          * the PIC's range. */
467         if (irq_from_pic(trap_nr))
468                 pic_send_eoi(trap_nr - PIC1_OFFSET);
469         else
470                 lapic_send_eoi();
471 #else
472         lapic_send_eoi();
473 #endif
474 }
475
476 /* Note IRQs are disabled unless explicitly turned on.
477  *
478  * In general, we should only get trapno's >= PIC1_OFFSET (32).  Anything else
479  * should be a trap.  Even if we don't use the PIC, that should be the standard.
480  * It is possible to get a spurious LAPIC IRQ with vector 15 (or similar), but
481  * the spurious check should catch that.
482  *
483  * Note that from hardware's perspective (PIC, etc), IRQs start from 0, but they
484  * are all mapped up at PIC1_OFFSET for the cpu / irq_handler. */
485 void irq_handler(struct hw_trapframe *hw_tf)
486 {
487         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
488         /* Copy out the TF for now */
489         if (!in_kernel(hw_tf))
490                 set_current_ctx_hw(pcpui, hw_tf);
491         inc_irq_depth(pcpui);
492         /* Coupled with cpu_halt() and smp_idle() */
493         abort_halt(hw_tf);
494         //if (core_id())
495                 printd("Incoming IRQ, ISR: %d on core %d\n", hw_tf->tf_trapno,
496                        core_id());
497         if (check_spurious_irq(hw_tf->tf_trapno))
498                 goto out_no_eoi;
499         /* Send the EOI.  This means the PIC/LAPIC can send us the same IRQ vector,
500          * and we'll handle it as soon as we reenable IRQs.  This does *not* mean
501          * the hardware device that triggered the IRQ had its IRQ reset.  This does
502          * mean we shouldn't enable irqs in a handler that isn't reentrant. */
503         assert(hw_tf->tf_trapno >= 32);
504         send_eoi(hw_tf->tf_trapno);
505
506         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
507         // determine the interrupt handler table to use.  for now, pick the global
508         handler_t TP(TV(t)) LCKD(&iht_lock) * handler_tbl = interrupt_handlers;
509         if (handler_tbl[hw_tf->tf_trapno].isr != 0)
510                 handler_tbl[hw_tf->tf_trapno].isr(hw_tf,
511                                                   handler_tbl[hw_tf->tf_trapno].data);
512         // if we're a general purpose IPI function call, down the cpu_list
513         if ((I_SMP_CALL0 <= hw_tf->tf_trapno) &&
514             (hw_tf->tf_trapno <= I_SMP_CALL_LAST))
515                 down_checklist(handler_wrappers[hw_tf->tf_trapno & 0x0f].cpu_list);
516         /* Fall-through */
517 out_no_eoi:
518         dec_irq_depth(pcpui);
519         /* Return to the current process, which should be runnable.  If we're the
520          * kernel, we should just return naturally.  Note that current and tf need
521          * to still be okay (might not be after blocking) */
522         if (in_kernel(hw_tf))
523                 return;
524         proc_restartcore();
525         assert(0);
526 }
527
528 void
529 register_interrupt_handler(handler_t TP(TV(t)) table[],
530                            uint8_t int_num, poly_isr_t handler, TV(t) data)
531 {
532         table[int_num].isr = handler;
533         table[int_num].data = data;
534 }
535
536 void page_fault_handler(struct hw_trapframe *hw_tf)
537 {
538         uint32_t fault_va = rcr2();
539         int prot = hw_tf->tf_err & PF_ERROR_WRITE ? PROT_WRITE : PROT_READ;
540         int err;
541
542         /* TODO - handle kernel page faults */
543         if ((hw_tf->tf_cs & 3) == 0) {
544                 print_trapframe(hw_tf);
545                 panic("Page Fault in the Kernel at 0x%08x!", fault_va);
546                 /* if we want to do something like kill a process or other code, be
547                  * aware we are in a sort of irq-like context, meaning the main kernel
548                  * code we 'interrupted' could be holding locks - even irqsave locks. */
549         }
550         /* safe to reenable after rcr2 */
551         enable_irq();
552         if ((err = handle_page_fault(current, fault_va, prot))) {
553                 /* Destroy the faulting process */
554                 printk("[%08x] user %s fault va %08x ip %08x on core %d with err %d\n",
555                        current->pid, prot & PROT_READ ? "READ" : "WRITE", fault_va,
556                        hw_tf->tf_eip, core_id(), err);
557                 print_trapframe(hw_tf);
558                 /* Turn this on to help debug bad function pointers */
559                 printd("esp %08p\n\t 0(esp): %08p\n\t 4(esp): %08p\n\t 8(esp): %08p\n"
560                        "\t12(esp): %08p\n", hw_tf->tf_esp,
561                        *(uintptr_t*)(hw_tf->tf_esp +  0),
562                        *(uintptr_t*)(hw_tf->tf_esp +  4),
563                        *(uintptr_t*)(hw_tf->tf_esp +  8),
564                        *(uintptr_t*)(hw_tf->tf_esp + 12));
565                 proc_destroy(current);
566         }
567 }
568
569 void sysenter_init(void)
570 {
571         write_msr(MSR_IA32_SYSENTER_CS, GD_KT);
572         write_msr(MSR_IA32_SYSENTER_ESP, ts.ts_esp0);
573         write_msr(MSR_IA32_SYSENTER_EIP, (uint32_t) &sysenter_handler);
574 }
575
576 /* This is called from sysenter's asm, with the tf on the kernel stack. */
577 /* TODO: use a sw_tf for sysenter */
578 void sysenter_callwrapper(struct hw_trapframe *hw_tf)
579 {
580         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
581         assert(!in_kernel(hw_tf));
582         set_current_ctx_hw(pcpui, hw_tf);
583         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
584          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
585          * should only help for sanity/debugging. */
586         enable_irq();
587
588         /* Set up and run the async calls */
589         prep_syscalls(current, (struct syscall*)hw_tf->tf_regs.reg_eax,
590                       hw_tf->tf_regs.reg_esi);
591         /* If you use pcpui again, reread it, since you might have migrated */
592         proc_restartcore();
593 }
594
595 /* Declared in i686/arch.h */
596 void send_ipi(uint32_t os_coreid, uint8_t vector)
597 {
598         int hw_coreid = get_hw_coreid(os_coreid);
599         if (hw_coreid == -1) {
600                 warn("Unmapped OS coreid!\n");
601                 return;
602         }
603         __send_ipi(hw_coreid, vector);
604 }