Major reworking to integrate cache coloring into the kernel.
[akaros.git] / kern / arch / i386 / smp_boot.c
1 /*
2  * Copyright (c) 2009 The Regents of the University of California
3  * Barret Rhoden <brho@cs.berkeley.edu>
4  * See LICENSE for details.
5  */
6
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <smp.h>
10 #include <arch/console.h>
11 #include <arch/apic.h>
12 #include <timing.h>
13
14 #include <atomic.h>
15 #include <ros/error.h>
16 #include <stdio.h>
17 #include <string.h>
18 #include <assert.h>
19 #include <pmap.h>
20 #include <env.h>
21 #include <trap.h>
22 #include <timing.h>
23
24 extern handler_wrapper_t handler_wrappers[NUM_HANDLER_WRAPPERS];
25 volatile uint8_t num_cpus = 0xee;
26 uintptr_t smp_stack_top;
27
28 #define DECLARE_HANDLER_CHECKLISTS(vector)                          \
29         INIT_CHECKLIST(f##vector##_cpu_list, MAX_NUM_CPUS);
30
31 #define INIT_HANDLER_WRAPPER(v)                                     \
32 {                                                                   \
33         handler_wrappers[(v)].vector = 0xf##v;                          \
34         handler_wrappers[(v)].cpu_list = &f##v##_cpu_list;              \
35         handler_wrappers[(v)].cpu_list->mask.size = num_cpus;           \
36 }
37
38 DECLARE_HANDLER_CHECKLISTS(0);
39 DECLARE_HANDLER_CHECKLISTS(1);
40 DECLARE_HANDLER_CHECKLISTS(2);
41 DECLARE_HANDLER_CHECKLISTS(3);
42 DECLARE_HANDLER_CHECKLISTS(4);
43
44 static void init_smp_call_function(void)
45 {
46         INIT_HANDLER_WRAPPER(0);
47         INIT_HANDLER_WRAPPER(1);
48         INIT_HANDLER_WRAPPER(2);
49         INIT_HANDLER_WRAPPER(3);
50         INIT_HANDLER_WRAPPER(4);
51 }
52
53 /******************************************************************************/
54
55 static void smp_mtrr_handler(trapframe_t *tf, barrier_t *data)
56 {
57         setup_default_mtrrs(data);
58 }
59
60 // this needs to be set in smp_entry too...
61 #define trampoline_pg 0x00001000
62 extern smp_entry(), smp_entry_end(), smp_boot_lock(), smp_semaphore();
63
64 static inline volatile uint32_t *COUNT(1)
65 get_smp_semaphore()
66 {
67         return (volatile uint32_t *COUNT(1))TC(&smp_semaphore - &smp_entry + trampoline_pg);
68 }
69
70 static inline uint32_t *COUNT(1)
71 get_smp_bootlock()
72 {
73         return (uint32_t *COUNT(1))TC(&smp_boot_lock - &smp_entry + trampoline_pg);
74 }
75
76 void smp_boot(void)
77 {
78         page_t *smp_stack;
79         // NEED TO GRAB A LOWMEM FREE PAGE FOR AP BOOTUP CODE
80         // page1 (2nd page) is reserved, hardcoded in pmap.c
81         memset(KADDR(trampoline_pg), 0, PGSIZE);
82         memcpy(KADDR(trampoline_pg), (void *COUNT(PGSIZE))TC(&smp_entry),
83            &smp_entry_end - &smp_entry);
84
85         // This mapping allows access to the trampoline with paging on and off
86         // via trampoline_pg
87         page_insert(boot_pgdir, pa2page(trampoline_pg), (void*SNT)trampoline_pg, PTE_W);
88
89         // Allocate a stack for the cores starting up.  One for all, must share
90         if (page_alloc(&smp_stack))
91                 panic("No memory for SMP boot stack!");
92         page_incref(smp_stack);
93         smp_stack_top = (uintptr_t)(page2kva(smp_stack) + PGSIZE);
94
95         // Start the IPI process (INIT, wait, SIPI, wait, SIPI, wait)
96         send_init_ipi();
97         // SDM 3A is a little wonky wrt the proper delays.  These are my best guess.
98         udelay(10000);
99         // first SIPI
100         send_startup_ipi(0x01);
101         /* BOCHS does not like this second SIPI.
102         // second SIPI
103         udelay(200);
104         send_startup_ipi(0x01);
105         */
106         udelay(100000);
107
108         // Each core will also increment smp_semaphore, and decrement when it is done,
109         // all in smp_entry.  It's purpose is to keep Core0 from competing for the
110         // smp_boot_lock.  So long as one AP increments the sem before the final
111         // LAPIC timer goes off, all available cores will be initialized.
112         while(*get_smp_semaphore());
113
114         // From here on, no other cores are coming up.  Grab the lock to ensure it.
115         // Another core could be in it's prelock phase and be trying to grab the lock
116         // forever....
117         // The lock exists on the trampoline, so it can be grabbed right away in
118         // real mode.  If core0 wins the race and blocks other CPUs from coming up
119         // it can crash the machine if the other cores are allowed to proceed with
120         // booting.  Specifically, it's when they turn on paging and have that temp
121         // mapping pulled out from under them.  Now, if a core loses, it will spin
122         // on the trampoline (which we must be careful to not deallocate)
123         spin_lock(get_smp_bootlock());
124         cprintf("Num_Cpus Detected: %d\n", num_cpus);
125
126         // Remove the mapping of the page used by the trampoline
127         page_remove(boot_pgdir, (void*SNT)trampoline_pg);
128         // It had a refcount of 2 earlier, so we need to dec once more to free it
129         // but only if all cores are in (or we reset / reinit those that failed)
130         // TODO after we parse ACPI tables
131         if (num_cpus == 8) // TODO - ghetto coded for our 8 way SMPs
132                 page_decref(pa2page(trampoline_pg));
133         // Remove the page table used for that mapping
134         pagetable_remove(boot_pgdir, (void*SNT)trampoline_pg);
135         // Dealloc the temp shared stack
136         page_decref(smp_stack);
137
138         // Set up the generic remote function call facility
139         init_smp_call_function();
140
141         // Set up all cores to use the proper MTRRs
142         barrier_t generic_barrier;
143         init_barrier(&generic_barrier, num_cpus); // barrier used by smp_mtrr_handler
144         smp_call_function_all(smp_mtrr_handler, &generic_barrier, 0);
145
146         // Should probably flush everyone's TLB at this point, to get rid of
147         // temp mappings that were removed.  TODO
148 }
149
150 /* zra: sometimes Deputy needs some hints */
151 static inline void *COUNT(sizeof(pseudodesc_t))
152 get_my_gdt_pd(page_t *my_stack)
153 {
154         return page2kva(my_stack) + (PGSIZE - sizeof(pseudodesc_t) -
155                                      sizeof(segdesc_t)*SEG_COUNT);
156 }
157
158 //static inline void *COUNT(sizeof(segdesc_t)*SEG_COUNT)
159 static inline segdesc_t *COUNT(SEG_COUNT)
160 get_my_gdt(page_t *my_stack)
161 {
162         return TC(page2kva(my_stack) + PGSIZE - sizeof(segdesc_t)*SEG_COUNT);
163 }
164
165 static inline void *COUNT(sizeof(taskstate_t))
166 get_my_ts(page_t *my_stack)
167 {
168         return page2kva(my_stack) + PGSIZE -
169                 sizeof(pseudodesc_t) - sizeof(segdesc_t)*SEG_COUNT -
170                 sizeof(taskstate_t);
171 }
172
173 /*
174  * This is called from smp_entry by each core to finish the core bootstrapping.
175  * There is a spinlock around this entire function in smp_entry, for a few reasons,
176  * the most important being that all cores use the same stack when entering here.
177  */
178 uint32_t smp_main(void)
179 {
180         /*
181         // Print some diagnostics.  Uncomment if there're issues.
182         cprintf("Good morning Vietnam!\n");
183         cprintf("This core's Default APIC ID: 0x%08x\n", lapic_get_default_id());
184         cprintf("This core's Current APIC ID: 0x%08x\n", lapic_get_id());
185         if (read_msr(IA32_APIC_BASE) & 0x00000100)
186                 cprintf("I am the Boot Strap Processor\n");
187         else
188                 cprintf("I am an Application Processor\n");
189         cprintf("Num_Cpus: %d\n\n", num_cpus);
190         */
191
192         // Get a per-core kernel stack
193         page_t *my_stack;
194         if (page_alloc(&my_stack))
195                 panic("Unable to alloc a per-core stack!");
196         page_incref(my_stack);
197         memset(page2kva(my_stack), 0, PGSIZE);
198
199         // Set up a gdt / gdt_pd for this core, stored at the top of the stack
200         // This is necessary, eagle-eyed readers know why
201         // GDT should be 4-byte aligned.  TS isn't aligned.  Not sure if it matters.
202         pseudodesc_t *my_gdt_pd = get_my_gdt_pd(my_stack);
203         segdesc_t *COUNT(SEG_COUNT) my_gdt = get_my_gdt(my_stack);
204         // TS also needs to be permanent
205         taskstate_t *my_ts = get_my_ts(my_stack);
206         // Usable portion of the KSTACK grows down from here
207         // Won't actually start using this stack til our first interrupt
208         // (issues with changing the stack pointer and then trying to "return")
209         uintptr_t my_stack_top = (uintptr_t)my_ts;
210         
211         // Set up MSR for SYSENTER 
212         write_msr(MSR_IA32_SYSENTER_CS, GD_KT);
213         write_msr(MSR_IA32_SYSENTER_ESP, my_stack_top);
214         write_msr(MSR_IA32_SYSENTER_EIP, (uint32_t) &sysenter_handler);
215
216         // Build and load the gdt / gdt_pd
217         memcpy(my_gdt, gdt, sizeof(segdesc_t)*SEG_COUNT);
218         *my_gdt_pd = (pseudodesc_t) {
219                 sizeof(segdesc_t)*SEG_COUNT - 1, (uintptr_t) my_gdt };
220         asm volatile("lgdt %0" : : "m"(*my_gdt_pd));
221
222         // Need to set the TSS so we know where to trap on this core
223         my_ts->ts_esp0 = my_stack_top;
224         my_ts->ts_ss0 = GD_KD;
225         // Initialize the TSS field of my_gdt.
226         my_gdt[GD_TSS >> 3] = SEG16(STS_T32A, (uint32_t) (my_ts), sizeof(taskstate_t), 0);
227         my_gdt[GD_TSS >> 3].sd_s = 0;
228         // Load the TSS
229         ltr(GD_TSS);
230
231         // Loads the same IDT used by the other cores
232         asm volatile("lidt idt_pd");
233
234         // APIC setup
235         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
236         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
237         // mask it to shut it up for now.  Doesn't seem to matter yet, since both
238         // KVM and Bochs seem to only route the PIC to core0.
239         mask_lapic_lvt(LAPIC_LVT_LINT0);
240         // and then turn it on
241         lapic_enable();
242
243         // set a default logical id for now
244         lapic_set_logid(lapic_get_id());
245
246         return my_stack_top; // will be loaded in smp_entry.S
247 }
248